(19)日本国特許庁(JP)

(12) 公開特許公報(A)

(11)特許出願公開番号

特開平10-164853

(43)公開日 平成10年(1998) 6月19日


(51) Int.Cl. ⁶		識別記号	FΙ					
H 0 2 M	7/48		H 0 2 M	7/48]	M		
					Α			
	7/538		7/		/538 · A			
H 0 5 B			H05B 4	B 41/24 L				
	41/29		4	С				
			審査請求	未請求	請求項の数14	OL	(全 33 頁)	
(21)出願番号	}	特願平8-314352	(71)出願人	71) 出願人 000005832				
				松下電	C株式会社			
(22)出願日		平成8年(1996)11月26日	大阪府門真市大字門真1048番地				<u>b</u>	
			(72)発明者	迫 浩行				
				大阪府門	門真市大字門真1	048番垍	地松下電工株	
				式会社内	勺			
			(72)発明者	西本 利	心弘			
				大阪府門	門真市大字門真1	048番垻	地松下電工株	
				式会社内	勺			
			(72)発明者	濱本 朋	券信			
				大阪府門	門真市大字門真1	048番垻	松下電工株	
				式会社内				
			(74)代理人	弁理士	西川 惠清	(外1名	5)	

(54)【発明の名称】 電源装置

(57)【要約】

【課題】軽負荷時における電源電圧の上昇を抑える。

【解決手段】整流器DBの脈流出力端間に疑似電源とな るコンテ: C. と並列接続されたコンデンサC.,,イ ンダクタンス L。及びスイッチング素子 Q。を有するチ ョッパ回路(TH) を備える。スイッチング素子Q。は寄 生ダイオードDaを有するFETから成り、インバータ 回路INV。の主スイッチング素子Q,,Q。を駆動す る制御匠営CNT。によってオン・オフされる。制御回 路CNT,によってスイッチング素子Q。をオン・オフ することにより、インバータ回路INV。の動作モード (放電灯 Laを予熱する先行予熱モードと、放電灯 La を点灯させる点灯モード) に応じた回路構成を選択する ことができる。よって、軽負荷時におけるインバータ回 路1NV、への供給電圧の上昇防止と、主スイッチング 紫子Qi, Qi に対するストレス低減とが同時に可能と なる。



【特許請求の範囲】

【請求項1】 交流電源を整流する整流器と、整流器の 出力端間に接続される第1のコンデンサと、第1のコン デンサの両端に直列接続される第1及び第2の主スイッ チング素子並びに何れか一方の主スイッチング素子と並 列接続される共振回路を具備するインバータ回路と、第 1及び第2の主スイッチング素子を高周波で交互にオン ・オフする制御回路とを備え、上記共振回路は、共振用 の第1のインダクタンスと、負荷に並列接続される共振 用の第2のコンデンサと、直流カップリング用の第3の 10 コンデンサと、第1のダイオードが並列接続された第4 のコンデンサとを有するとともに第1のコンデンサと第 1及び第2の主スイッチング素子の直列回路との間に第 4のコンデンサと第1のダイオードの上記並列回路が接 続されて成り、第1及び第2の主スイッチング素子の直 列回路に第5のコンデンサ、第2のインダクタンス並び に第2のダイオードの直列回路と、第6のコンデンサと が並列接続され且つ第1及び第2の主スイッチング素子 の接続点と第2のインダクタンス及び第2のダイオード の接続点を第3のダイオードにより接続して成る電源装 20 置において、第2のダイオードと並列にスイッチング素 子を設けるとともに、上記制御回路により負荷の状態に 応じて上記スイッチング素子をオン・オフすることを特 徴とする電源装置。

【請求項2】 交流電源を整流する整流器と、整流器に 接続される第1のコンデンサと、第1のコンデンサと並 列に直列接続される第1及び第2の主スイッチング素子 並びに何れか一方の主スイッチング素子と並列接続され る共振回路を具備するインバータ回路と、第1及び第2 の主スイッチング素子を高周波で交互にオン・オフする 30 制御回路とを備え、上記共振回路は、共振用の第1のイ ンダクタンスと、負荷に並列接続される共振用の第2の コンデンサと、直流カップリング用の第3のコンデンサ と、第1のダイオードが並列接続された第4のコンデン サとを有するとともに第1のコンデンサと第1及び第2 の主スイッチング素子の直列回路との間に第4のコンデ ンサと第1のダイオードの上記並列回路が接続されて成 り、第1及び第2の主スイッチング素子の直列回路に第 5のコンデンサ、第2のインダクタンス並びに第2のダ イオードの直列回路と、第6のコンデンサとが並列接続 40 され且つ第1及び第2の主スイッチング素子の接続点と 第2のインダクタンス及び第2のダイオードの接続点を 第3のダイオードにより接続して成る電源装置におい て、第2のインダクタンスの両端に設けられる一対の切 換端子と、第1の主スイッチング素子の高電位側に設け られる共通端子と、上記制御回路により制御されて上記 共通端子を上記一対の切換端子に択一に切換接続する切 換回路を備えたことを特徴とする電源装置。

【請求項3】 上記制御回路によりオン・オフされて上 ともに、上記インバータ回路の動作開始前に上記コンデ 記第4のコンデンサの両端間を短絡するスイッチング素 50 ンサを充電する充電回路を上記インダクタンスと主スイ

子を備えたことを特徴とする請求項1記載の電源装置。 【請求項4】 上記制御回路によりオン・オフされるスイッチング素子と第7のコンデンサの直列回路が第4のコンデンサに並列接続されて成ることを特徴とする請求項1記載の電源装置。

【請求項5】 上記制御回路によりオン・オフされて上記第4のコンデンサの両端間を短絡する短絡用のスイッチング素子を備え、上記制御回路によりオン・オフされる切換用のスイッチング素子と第7のコンデンサの直列回路が第4のコンデンサに並列接続されて成ることを特徴とする請求項2記載の電源装置。

【請求項6】 交流電源を整流する整流器と、高周波でスイッチングされる1乃至複数の主スイッチング素子を具備するとともに1乃至複数の共振用のインダクタンス、共振用のコンデンサ、直流成分カット用のコンデンサ並びに負荷から構成される共振回路を有して上記整流器の出力を高周波出力に変換して負荷に供給するインバータ回路と、1乃至複数の部分平滑する電源回路とを備えた電源装置において、上記共振回路を介して整流器の出力側に上記インバータ回路の高周波出力の一部を帰還する帰還手段と、交流電源電圧の絶対値が部分平滑用のコンデンサの両端電圧よりも低いときに上記インバータ回路の発振を開始させる制御手段とを備えたことを特徴とする電源装置。

【請求項7】 上記インバータ回路の発振開始前に、部分平滑用のコンデンサを充電する手段を備えたことを特徴とする請求項6記載の電源装置。

【請求項8】 上記インバータ回路の発振開始前に、上記共振回路を構成する直流成分カット用のコンデンサの両端電圧が部分平滑用のコンデンサの両端電圧よりも低い状態まで直流成分カット用のコンデンサを充電する手段を備えたことを特徴とする請求項7記載の電源装置。

【請求項9】 交流電源電圧のゼロクロスを検出する検出手段を備え、上記制御手段は、検出手段がゼロクロスを検出したときに上記インバータ回路の発振を開始させて成ることを特徴とする請求項6~8の何れかに記載の電源装置。

【請求項10】 交流電源を整流する整流器と、高周波でオン・オフされる1乃至複数の主スイッチング素子を具備し直流出力を高周波交流出力に変換して負荷へ供給するインバータ回路と、1乃至複数のコンデンサ並びにインダクタンスを有するとともに上記主スイッチング素子のオン・オフ動作によって上記コンデンサを充電し整流器の脈流出力を部分平滑した上記直流出力を上記インバータ回路に供給する部分平滑回路とを備えた電源装置において、上記部分平滑回路のコンデンサをインダクタンスを介して上記主スイッチング素子に直列接続するとともに、上記インバータ回路の動作開始前に上記コンデ

ッチング素子の直列回路に並列接続して成ることを特徴 とする電源装置。

【 請求項11】 上記コンデンサを所定のレベル以上に 充電した後は上記充電回路による充電を停止して成るこ とを特徴とする請求項10記載の電源装置。

【調求項12】 上記充電回路は、上記コンデンサの充 電経路を開閉する開閉手段を具備することを特徴とする 請求項11記載の電源装置。

【請求項13】 上記開閉手段は、インバータ回路の主 スイッチング素子よりも先に動作を開始するとともに、 上記主スイッチング素子のオン・オフ動作に同期してオ ン・オフ動作が繰り返されることを特徴とする請求項1 2 記載の電源装置。

【請求項14】 上記開閉手段は、上記コンデンサの充 電電圧レベルに応じてオン・オフ動作が繰り返されるこ とを特徴とする請求項12記載の電源装置。

【発明の詳細な説明】

[0001]

【発明の属する技術分野】本発明は、インバータ回路を 備える電源装置に関するものである。

[0002]

【従来の技術】従来より、交流電源を整流平滑して得ら れる直流出力を高周波の交流出力に変換するインバータ 回路を備えた電源装置があり、このような従来装置のい くつかを以下に説明する。

(従来例1) 図35は特開平8-149845号公報に 記載されている本従来例の回路図である。本従来例は、 交流電源ACと、髙周波電流カット用のチョークコイル L. と、ダイオードD. ~D. をブリッジ接続して成る 整流器DBと、整流器DBの出力端間に接続されて疑似 30 電源となるコンデンサC」と、このコンデンサC」と並 列に接続されたインバータ回路INV、と、インバータ 回路INV、が具備する直列接続された一対の主スイッ チング素子Q₁, Q₂を交互にオン・オフさせる制御回 路CNT。と、電解コンデンサC。, インダクタンスし 2 , ダイオードD。, D: , コンデンサC。を具備する とともにインバータ回路INV。の一方の主スイッチン グ紫子Q。を共用したチョッパ回路CH、とを備えてい る。なお、各主スイッチング素子Qi,Qiには、電界 効果トランジスタ以外にもダイオードを逆並列に接続し 40 たバイポーラトランジスタなどが用いられる場合もあ る。

【0003】インバータ回路INV, においては、一対 の主スイッチング素子Qi,Qiの直列回路がコンデン サC」に並列接続されている。低電位側の主スイッチン グ案子Q:には、直流成分カット(カップリング)用の コンデンサC。, 共振用のチョークコイル (インダクタ ンス) L, 放電灯 La, 共振用のコンデンサC₂, 入 力電流歪改善用のコンデンサC、並びにコンデンサC、 に並列接続されたダイオードD。から成る共振回路RE 50 昭59-220081号公報に記載されているものがあ

, が並列に接続されている (このインバータ回路 I N V の構成及び動作については、特開平5-38161号 公報、特願平7-310269号等参照)。

【0004】本従来例の回路動作を説明する。インバー タ回路INV,の主スイッチング素子Q,,Q,は制御 回路CNT。によって高周波で交互にオン・オフされ る。したがって、高電位側の主スイッチング素子Q。の オン時には、(チョッパ回路 C H の出力電圧 V 。) く (コンデンサC,の両端電圧Vc,+コンデンサC,の 両端電圧Vc.)の場合にコンデンサC,から主スイッ 10 チング素子Q₁→コンデンサC₃→インダクタンスL₁ →放電灯 La 及びコンデンサC。→ダイオードD。→コ ンデンサC」の経路で共振電流が流れるとともに、V。 >V c, + V c₁の場合にチョッパ回路 C H, から主ス イッチング素子Q₁ →コンデンサC₁ →インダクタンス L、→放電灯La及びコンデンサC、→コンデンサC。 →チョッパ回路 CH, の経路で共振電流が流れる。ま た、低電位側の主スイッチング素子Q。のオン時には、 コンデンサC、の電荷が放出されてコンデンサC、→キ 20 スイッチング素子Q₂ →ダイオードD₄ 及びコンデンサ C. →放電灯La及びコンデンサC. →インダクタンス L. →コンデンサC, の経路で共振電流が流れる。

【0005】ここで、主スイッチング素子Q」のオン時 にインダクタンスし、に蓄積されたエネルギは、主スイ ッチング素子Q」のオフに伴ってコンデンサC。やダイ オードD:を通して放出されてチョッパ回路CH,のコ ンデンサC。を充電する。また、主スイッチング素子Q 。のオン時にチョッパ回路CH。のインダクタンスL。 に蓄積されたエネルギは、主スイッチング素子Q、のオ フに伴ってダイオードD:及び主スイッチング素子Q, の寄生ダイオード (図示せず) を通して放出されてコン デンサC。を充電する。

【0006】本従来例では、交流電源ACの全区間にお いて入力電流(共振電流)を流すことができるから、入 力電流の歪を改善することができ、また、図36に示す ように疑似電源となるコンデンサC」の両端電圧Vc」 の谷部がチョッパ回路CH」の出力電圧Vc。で埋めら れるから、インバータ回路INV。への供給電圧V。に 休止期間が生じずに入力電流歪を改善することができる とともに、負荷である放電灯Laへの供給電流のピーク 値を引き下げることができて負荷電流波形を改善するこ とができるのである。さらに、チョッパ回路CH」を備 えることで、負荷が放電灯Laである場合のランプ寿命 末期等の負荷異常時や軽負荷時(先行予熱時、無負荷時 あるい調光点灯時)などに、インバータ回路 INV の コンデンサC,の充電電圧が上昇してインバータ回路1 NV、への供給電圧V、が昇圧される問題が回避でき

【0007】(従来例2)第2の従来例としては、特開

り、その概略回路図を図37に、その動作波形図を図3 8に示す。本従来例は、交流電源ACをフィルター回路 Fを介して整流器DBで整流して得られる直流出力を、 インバータ回路 INV。"で交流電力に変換して負荷で ある放電灯Laに供給する電源装置である。

【0008】ここでフィルター回路Fは、交流電源AC の一端に接続されたインダクタンスし。と、インダクタ ンスL。を介して交流電源ACの両端に並列接続された コンデンサC、とから構成される。インバータ回路IN V₆ 'は、一対の主スイッチング素子Q₁ , Q₂ の直列 10 C₂ , トランスT₁ の1次巻線n₁ →インダクタンスL 回路と、主スイッチング素子Q₁, Q₂の直列回路の両 端に並列接続されたコンデンサC。と、主スイッチング 素子Q₁, Q₂ の直列回路の両端に並列接続されたダイ オードD。, インダクタンスL。, 部分平滑(谷埋)用 のコンデンサC。の直列回路と、主スイッチング素子Q ı, Q. の接続点及びダイオードD。, インダクタンス L。の接続点間に接続されたダイオードD. と、主スイ ッチング素子Q,,Q,の接続点及び整流器DBの正の 出力端子間に接続された負荷回路3,直流成分カット用 のコンデンサC、の直列回路とから構成され、主スイッ チング素子Q.,Q.が交互にオンオフを繰り返すこと により負荷である放電灯Laを高周波点灯させる所謂ハ ーフブリッジ式インバータ回路である。なお、主スイッ チング案子Q1,Q2は制御回路CNT6, により制御 されて交互にオン・オフする。また、主スイッチング素 子Q1, Q: 、インダクタンスL: 、部分平滑用のコン デンサC。、ダイオードD:, D。からインバータ回路 INV, 'に電源を供給する(谷埋)電源回路1'が構 成される。負荷回路3は、コンデンサC。及び整流器D Bの正の出力端子間に接続されたトランスT。の1次巻 線n, インダクタンスL, の直列接続と、トランスT Lの1次巻線n.の両端に並列接続された共振用のコン デンサC。と、トランスTの2次巻線n2の両端に並列 接続された放電灯しるとから構成される。更に、直流成 分カット用のコンデンサC。, インダクタンス L。, ト ランスT,の1次巻線n,及びコンデンサC。からなる 直列回路により、インバータ回路 INV。1の高周波出 力の一部を整流器DBの出力端に帰還する高周波出力帰 選手段を構成する。

【0009】以下に簡単に動作を説明する。まず、交流 40 電源ACの山部近傍 (V_x, ≥ V c_x) での動作を簡単に 説明する。主スイッチング素子Q、がオン、スイッチン グ素子Q。がオフすると、交流電源AC→フィルター回 路F→整流器DB→主スイッチング素子Q。→ダイオー ドD: →インダクタンスL: →コンデンサC。→整流器 DB→フィルター回路F→交流電源ACの経路で入力電 流Ⅰinが流れると共に、インダクタンスし。→コンデ ンサC:, トランスT, の1次巻線n, →主スイッチン グ紫子Q、→コンデンサC、→インダクタンスL、の経 路で共振電流が流れる。主スイッチング素子Q」がオ

フ、Q: がオンすると、インダクタンスL: →コンデン サC。→主スイッチング素子Q。→ダイオードD: →イ ンダクタンスL。の経路でインダクタンスL。の回生電 流が流れると共に、インダクタンスL、→コンデンサC ぇ, トランスT, の1次巻線n, →コンデンサC。→主 スイッチング素子Q. →コンデンサC. →インダクタン スし、の経路で共振電流、つまりインダクタンスし、の 回生電流が流れる。やがてインダクタンスL、を流れる 共振電流の向きが反転してコンデンサC。→コンデンサ , →コンデンサC、→主スイッチング素子Q。→コンデ ンサC。の経路で流れる。そして、主スイッチング素子 Q」がオン、Q。がオフすると、交流電源AC→フィル ター回路F→整流器DB→主スイッチング素子Q₁→ダ イオードD: →インダクタンス L: →コンデンサ C: → 整流器DB→フィルター回路F→交流電源ACの経路で 入力電流が流れると共に、インダクタンス L₁ →コンデ ンサC₁→主スイッチング素子Q₁→コンデンサC₂. トランスT,の1次巻線n,→インダクタンスL,の経 路で共振電流、つまりインダクタンスL、の回生電流が 流れる。

【0010】この場合、コンデンサC。は交流電源AC より充電されるので、コンデンサC。の両端電圧Vc。 の波形は図38(a)に示す様に交流電源ACの変化に 対して略相似形となる。また、図38 (b) に示す様 な、交流電源ACの変化に対して略相似形の波形を有す る入力電流linは、上述の様に主スイッチング素子Q , のオンの時のみ流れ、その電流をフィルター回路Fで フィルタリングすると、図38 (b) に示す様な、導通 角の広い入力電流linが得られ、よって入力力率を改 善することが可能である。ランプ電流1,aは、図38 (c)に示す様に、コンデンサC。の両端電圧Vc。の 変化に対して略相似形の包絡線を有する交流の高周波電 流波形となる。

【0011】次に、交流電源ACの谷部近傍 (V, ≤ V c.) での動作を簡単に説明する。主スイッチング素子 Q」がオン、Q。がオフすると、コンテンサC。→イン ダクタンス L。→ダイオードD。→コンデンサC。→コ ンデンサC。の経路で谷埋電流が流れると共に、インダ クタンスL, →コンデンサC₂, トランスT, の1次巻 線n、→主スイッチング素子Q、→コンデンサC。→イ ンダクタンスし、の経路で共振電流が流れる。主スイッ チング素子Q,がオフ、Q.がオンすると、コンデンサ サC。→コンデンサC。の経路で谷埋電流が流れると共 に、インダクタンス L₁ →コンデンサ C₂ , トランス T , の 1 次巻線 n,→コンデンサ C。→スイッチング素子 Q₂ →コンデンサC₃ ーインダクタンスL₁ の経路で共 振電流、つまりインダクタンスし、の回生電流が流れ 50 る。やがてインダクタンスし、を流れる共振電流の向き

R

が反転してコンデンサ C_* →コンデンサ C_* , トランス T_* の1次巻線 n_* →インダクタンス L_* →コンデンサ C_* の経路で流れる。そして、主スイッチング素子 Q_* がオン、 Q_* がオフすると、コンテンサ C_* →インダクタンス L_* →ダイオード D_* →コンデンサ C_* →コンデンサ C_* の経路で谷埋電流が流れると共に、インダクタンス L_* → コンデンサ C_* →コンデンサ C_* →コンデンサ C_* , トランス T_* の1次巻線 n_* →インダクタンス D_* の経路で共振電流、つまりインダクタンス D_* の経路で共振電流、つまりインダクタンス D_* の回生 10電流が流れる。

【0012】この場合、コンテンサ C。はコンデンサ C。, 負荷回路 3 に徐々に電荷を放電するので、コンデンサ C。の両端電圧 V c。の波形は図 3 8 (a)に示す様に徐々に低下していき、また、図 3 8 (b)に示す様に入力電流 I i n は流れない。ランプ電流 I には、図 3 8 (c)に示す様に、コンデンサ C。の両端電圧 V c。の変化に対して略相似形の包絡線を有する交流の高周波電流波形となる。

【0013】ところで、上述の様に、部分平滑コンデン 20 サC。は主スイッチング素子Q。がオンした時にしか充電されず、またコンデンサC。の充電経路にはインダクタンスし、が挿入されているので、図38(a)に示す様に、コンデンサC。の両端電圧Vc。は交流電源ACを整流したピーク電圧よりも低い値となる。よって、コンテンサC。の両端電圧Vc。の波形は、図38(a)に示す様なリップルを含む電圧波形となり、ランプ電流 ILaの波形も図38(c)に示す様にコンデンサC。の両端電圧Vc。の変化に追従したリップルを含む電流波形となる。 30

【0014】(従来例3)第3の従来例としては、特開平8-149845号公報に記載されているものがあり、その概略回路図を図39に、その動作波形図を図40に示す。図37に示した従来例2と異なる点は、整流器DBの正の出力端子及び主スイッチング素子Q」の高電位側との間にコンデンサC」、ダイオードD、の並列回路を挿入したことであり、その他の従来例2と同の一構成には同一の符号を付すことにより説明を省略する。

【0015】本従来例は、交流電源ACの1周期のほぼ全区間にわたり、主スイッチング素子Q₁, Q₂のオン・オフに応じて交流電源ACからインバータ回路INV、1へ電流が供給されるため、図40(b)に示す様に入力電流Iinの波形を略正弦波状にすることが可能となり、従って、入力力率の向上及び入力電流波形歪の改善が可能となり、高調波成分を大幅に低減することが可能となる。

【0016】ところで、本従来例の場合では、インバー ことになり、主スイッラ ク回路INV、'の共振系は交流電源ACの大きさに応 がかかってしまう。これ じて変化する。交流電源ACの山部近傍では、共振系は 半導体素子が必要となり インダクタンス L, , コンテンサ C。, トランス T, の 50 プなどを招いてしまう。

1次巻線 n_1 ,放電灯Laとなり、交流電源ACの谷部近傍では、共振系はインダクタンス L_1 ,コンデンサC2,トランス T_1 の1次巻線 n_1 ,放電灯La,コンデンサC1 となっている。そのため、図40(c)に示す様なランプ電流 I_1 が、交流電源ACの電源電圧 V_1 のピーク近傍とゼロクロス近傍とで各々最大値に近づく様になる。つまり、コンデンサC1 の両端電圧 V_1 と交流電源電圧 V_1 との大きさに反比例する共振回路を組み合わせることにより、出力の低周波リップルを大幅に低減している。従って、ランプ電流 I_1 のクレストファクタCF(=ピーク値/実効値)も改善され、それに伴ってランプ力率が改善され、ランプの発光効率も改善される。

【0017】なお、上記従来例2及び3のいずれにおい ても、主スイッチング素子Q」,Q。のいずれかがオン しない限り部分平滑用のコンデンサC。の充電電流が流 れないため、電源投入時の突入電流を抑制することが可 能となる。しかし、上記従来例2及び3には以下のよう な問題が生じる。電源投入されてからインバータ回路1 NV。'が発振を開始するまでの間は、図39に示す回 路は、図41に示すような回路と等価となる。この等価 回路での交流電源AC→フィルター回路F→整流器DB →コンデンサC:, トランスT,の1次巻線n, →イン ダクタンス L, →コンデンサ C, →ダイオード D, →イ ンダクタンスL。→コンデンサC。→整流器DB→フィ ルター回路F→交流電源ACの経路の直流インピーダン ス要素としては、部分平滑用のコンテンサC。と直流成 分カット用のコンデンサC。とが存在する。ところが、 コンデンサC。の容量はコンデンサC。の容量に比べて 30 極めて大きいため、フィルター回路F,整流器DBを介 した交流電源ACはほとんどコンデンサC。に印加され る。一方、主スイッチング素子Q₁ , Q2 がデューティ 比50%で発振をしている定常状態では、コンデンサC 、の両端電圧Vc。の略半分の電圧が常にコンデンサC 。に印加されている。

【0018】つまり、電源投入されてからインバータ回路 INV。'が発振を開始するまでの間と、インバータ回路 INV。'が発振を開始してから定常状態に至るまでの間とでは、コンデンサ C。の両端電圧 V c。には大きな差が発生する。よって、インバータ回路 INV。'が発振を開始すると、主スイッチング素子 Q。のオン時にコンデンサ C。に充電された余分な電荷が放出されるため、図42に示すようなコンデンサ C。の経路であ、図43(b)に示すような大きな電流 I。が流れることになり、主スイッチング素子 Q。ロ大きなストレスがかかってしまう。これを回避するには電流容量の高い半導体素子が必要となり、装置の大型化及びコストアップなどを招いてしまう。

【0019】(従来例4)上記の問題点を改善した第4 の従来例の概略回路図を図44に示す (この回路構成は 本出願人が特願平7-310268号において提案して いるものである)。本従来例が図39に示した従来例3 と異なる点は、インダクタンスL。, 部分平滑用のコン デンサC。の直列回路の両端にダイオードDasを逆並列 接続し、ダイオードD、のアノードと主スイッチング素 子Q:, 直流成分カット用のコンデンサC; の接続点と の間にダイオードDilを接続し、主スイッチング素子Q ı, ダイオードD., の直列接続の両端にダイオードD., 10 を逆並列接続したことであり、その他の従来例3と同一 の構成には同一の符号を付すことより説明を省略する。 なお、本回路では主スイッチング素子Q1, Q2にMO SFETを用いている。

【0020】次に動作を簡単に説明する。主スイッチン グ素子Q」がオフ、Q。がオンすると、コンデンサC。 の両端電圧Vc、が整流器DBの出力電圧とコンデンサ C,の両端電圧との総和よりも大きい場合、コンデンサ $C_k \rightarrow a \nu \vec{r} \nu \psi C_k \rightarrow a \nu \vec{r} \nu \psi C_2$, $k = 1 + 2 \nu \psi C_2$ の1次巻線n, →インダクタンスL, →コンデンサC, →主スイッチング素子Q₂→コンデンサC₆の経路で共 振電流が流れ、コンデンサC。の両端電圧Vc。が整流 器DBの出力電圧とコンデンサC、の両端電圧との総和 よりも小さい場合、交流電源AC→フィルター回路F→ 整流器DB→コンデンサC.,トランスT」の1次巻線 n, →インダクタンス L, →コンデンサ C, →主スイッ チング素子Q:→整流器DB→フィルター回路F→交流 電源ACの経路で共振電流 (=入力電流) が流れ、イン ダクタンスL、にエネルギが蓄積される。そして主スイ ッチング案子Q,,Q,がオフすると、インダクタンス 30 、→整流器DB→フィルター回路F→交流電源AC→コ ンデンサC:,トランスT,の1次巻線n,→インダク タンスL、の経路でインダクタンスL、に蓄積されてい たエネルギが放出され、入力電流が流れる。次に、主ス イッチング素子Q、がオン、Q。がオフすると、コンデ ンサC。→インダクタンスL, →コンデンサC。, トラ ンスT, の1次巻線n, →コンテンサC,→主スイッチ ング素子Q. →ダイオードD., →コンデンサC。の経路 で共振電流が流れ、コンデンサC。の充電電荷が放出さ れると共にインダクタンスし、にエネルギが蓄積され、 コンテンサC。の充電電荷がなくなると、コンデンサC 3 →インダクタンス L, →コンデンサ C2 , トランス T : の1次巻線n: →ダイオードD: →主スイッチング素 子Q. →ダイオードD., →コンテンサC。の経路で共振 電流が流れる。また、交流電源ACの山部近傍のみ、つ まりコンデンサC. の両端電圧Vc. が整流器DBの出 力電圧とコンデンサC、の両端電圧との総和よりも小さ い場合、交流電源AC→フィルター回路F→整流器DB

子Q, →ダイオードD, →インダクタンスL, →コンデ ンサC。→整流器DB→フィルター回路F→交流電源A Cの経路で入力電流が流れる。そして主スイッチング素 子Q₁ , Q₂ がオフすると、インダクタンスL₁ →コン デンサC:, トランスT, の1次巻線n, →コンデンサ 素子Q: の寄生ダイオード (図示せず) →コンデンサC 」 →インダクタンス L, の経路でインダクタンス L, に 蓄積されていたエネルギが放出され、共振電流が流れ る。

【0021】つまり、電源投入されてからインバータ回 路 I N V。'が発振を開始するまでの間は、主スイッチ ング素子Q₁ , Q₂ , ダイオードD₁₁がオフしているの で直流電流カット用のコンデンサC。には電荷は充電さ れず、インバータ回路 1 N V。'の発振開始直後のコン デンサC」による過電流は発生しない。

(従来例5) 第5の従来例の概略回路図を図45に、そ の動作波形図を図46に示す。なお、この回路構成は本 出願人が特願平7-254210号において提案してい 20 るものである。

【0022】本従来例では、交流電源ACを整流平滑す る整流器DBの出力端間に、コンデンサC。と、主スイ ッチング素子Qi,Qeの直列回路と、インダクタンス L₂, コンデンサC₅, ダイオードD₇ の直列回路とが 並列接続されるとともに、主スイッチング素子QL、Q 2 の接続点とコンデンサC。, ダイオードD: の接続点 との間にダイオードD。が接続され、さらに主スイッチ ング素子Q』と並列に抵抗R..,スイッチング素子Q。 の直列回路が並列接続されてインバータ回路INV。が 構成されている。また、負荷 Z はインダクタンス L:,, コンデンサCiaを介して主スイッチング素子Q。に並列 接続されている。主スイッチング素子Qi,Q. は発振 回路7によって交互にオン・オフされ、スイッチング素 子Q。は起動回路8によってオン・オフされる。なお、 起動回路8は発振回路7の制御も行う。

【0023】次に回路動作を説明する。まず、電源投入 時から一定の期間が経過するまで起動回路8を動作させ てスイッチング素子Q、をオンするとともに、発振回路 7を制御して主スイッチング素子Q., Q. をオフとし てインバータ回路 INV。の動作を停止させる。このよ うなインバータ回路 INV、の停止期間中には、整流器 ドD: →主スイッチング素子Q: の経路で電流が流れて コンデンサC。が充電される。そして、上記一定期間が 経過したら、起動回路8がスイッチング素子Q。をオフ するとともに発振回路7を制御して主スイッチング素子 Q,,Q:を交互にオン・オフさせる。以降、発振回路 7によって主スイッチング素子Q₁, Q₂のオン・オフ を繰り返すことにより、インダクタンスし、、コンデン →コンデンサC., ダイオードD。→主スイッチング素 50 サC。, 負荷 Z のインピーダンス及び主スイッチング素 子Q,,Q。の駆動周波数(発振回路7の発振周波数) によって決まる高周波電力が負荷2に供給される。

【0024】また、インダクタンスL。, コンデンサC。, ダイオードD。, D。で構成される(谷埋)電源回路は、主スイッチング素子Q。のオン時に交流電源AC→整流器DB→インダクタンスL。→コンデンサC。→ダイオードD。→主スイッチング素子Q。→整流器DB→交流電源ACの経路で電流を流して部分平滑(谷埋)用のコンデンサC。を充電する。ここで、図46(a)に示すように、整流器DBからの入力電圧Viがコンデ 10ンサC。の両端電圧Vc。よりも低くなると、コンデンサC。が充電されなくなり、コンデンサC。の充電電荷がダイオードD。を介して放電されることで図46

(c)に示すような放電電流が流れる。このとき、インバータ回路 J N V。への入力電圧波形は図46(b)に示すようになる。つまり、整流器 D B からの入力電圧 V i がコンデンサ C。の両端電圧 V c。よりも高いときには、図46(d)に示すように降圧チョッパ回路として動作してコンデンサ C。を充電し、入力電圧 V i が両端電圧 V c。よりも低いときには上記のようにコンデンサ 20 C。の電荷を放電する谷埋(部分平滑)動作を行っている。

【0025】ところで、抵抗R...とスイッチング素子Q。の直列回路が無い場合について考えてみる。電源投入直後のインバータ回路INV。の停止期間中にはコンデンサC。は充電されず、主スイッチング素子Q。がオンすると上記経路でコンデンサC。に充電電流が流れ始めるが、この充電電流によってインダクタンス L。に蓄積されるエネルギが、主スイッチング素子Q。のオフ時にインダクタンス L。→コンデンサC。→ダイオードD:→主スイッチング素子Q。の寄生ダイオード→インダクタンス L。の経路で放出される。また、コンデンサC。の充電電流のピーク値が主スイッチング素子Q。のオン時間 t によって下式のように表される。

 $[0026] (Vi-Vc_5) \times t/L_2$

上式から明らかなように、コンデンサC。の充電電圧が低い程主スイッチング素子Q。に流れる電流値が大きくなる。さらにインダクタンスL。のエネルギ放出に要する時間も長くなるため、次に主スイッチング素子Q。がオンした際には、インダクタンスL。がエネルギを放出 40しきれずに主スイッチング素子Q。の寄生ダイオードに電流が流れることになる。

【0027】このため、主スイッチング素子 Q_i の寄生 ダイオードの逆回復時間の間、図47(c)(d)におけるA点に示すように、主スイッチング素子 Q_i , Q_s に瞬間的な短絡電流が発生してしまう。また、コンデンサ C_s の両端電圧 V_c 。が所定の値になるまで、インダクタンス L_s のエネルギが放出されない間に主スイッチング素子 Q_s がオンすることになり、インダクタンス L_s 及びコンデンサ C_s に流れる電流は、図47(b)に

50

示すように時間的に増大する直流電流となるので、主スイッチング素子Q,,Q。にはストレスが印加され続けることになる。そこで、上述の本従来例においては、電源投入直後のインバータ回路INV。停止期間中にコンデンサC。を充電するようにして、主スイッチング素子Q,,Q。に過大なストレスが印加されるのを防止しているのである。

[0028]

【発明が解決しようとする課題】上記従来例1において は、インバータ回路 INV, への供給電圧 V, が図48 に示すように谷部が埋められた (部分平滑された) 電圧 となることから、負荷を放電ランプLaとした場合に正 常点灯時の動作周波数で高い効率が得られるような最適 設計を行なうと、インバータ回路 I N V の主スイッチ ング素子Q1,Q2の電流波形(ドレイン電流波形) が、図49に示すように電源電圧V., の高い部分(山 部)においては遅相的な電流波形となり問題はないが (同図(b)参照)、電源電圧V_aの低い谷部において は電源電圧V。が低下するために同相から進相に近い波 形となり(同図(c)参照)、主スイッチング素子 Q₁, Q₂ に対するストレスが増加して発熱により破壊 するという問題がある。一方、電源電圧V。の谷部にお ける主スイッチング素子Q,,Q,の電流波形を遅相波 形にしようとすると、電源電圧Valの山部においてはよ り一層の遅相波形となってピーク値の高い電流波形とな ってしまうので、主スイッチング素子Q」、Q。を構成 する電界効果トランジスタのASO (安全動作領域) を 越えてしまったり、オン抵抗による発熱の増加や、共振 回路における無効電流が非常に多くなって効率の悪いイ 30 ンバータ回路となってしまうという問題があるため、イ ンバータ回路の設計が難しいという欠点を有している (第1の問題点)。

【0029】また、上述のように従来例4においては、 直流成分カット用のコンデンサC。に電荷が充電されな いため、インバータ回路 1 N V。 'の発振開始直後の過 電流は発生しないが、コンデンサC,が充電されないこ とによって以下のような別の問題が生じる。すなわち、 インバータ回路INV。, の発振直後のコンデンサC。 の充電電圧がゼロに等しく、その一方でインバータ回路 INV。'の定常動作状態において主スイッチング素子 Q₁, Q₂ がデューティ比50%で発振している場合、 コンデンサC。の充電電圧はコンデンサC。の両端電圧 Vc。のおおよそ半分の電圧となることから、コンデン サC, の両端電圧Vc, には大きな差が発生する。図5 Oに示すように、インバータ回路 1 N V. 'が発振を開 始すると、電源回路3よりトランスT, の1次巻線→イ ンダクタL₂→コンデンサC₂→主スイッチング素子Q 」の経路で同図(b)に示すような電流 I:が流れる。 このとき、直流カット用のコンデンサC。の充電電圧 (両端電圧) V c。はゼロに等しく、回路動作上はコン

デンサC、が存在しないに等しいため、コンデンサC、 を定常状態の電圧に充電するための直流電流が流れる。 よって、主スイッチング素子Q₁, Q₂の電流波形は図 50 (c) (d) に示すような波形となり、インバータ 回路 1 N V。'の発振開始直後の数サイクルにおいて は、主スイッチング素子Q」の電流がゼロ以下でスイッ チングすることになり、このとき主スイッチング素子Q の寄生ダイオードの逆回復時間の間に、同図 (c) (d) のA点に示すような瞬間的な短絡電流が発生して しまう。

【0030】このような瞬間的な短絡電流による主スイ ッチング素子Q」、Q。への過大なストレスの印加を回 避するためには、インバータ回路INV。'の発振開始 直後の共振を鋭くすればよい。つまり、インバータ回路 INV。 'の発振開始直後の共振を鋭くすることで上記 電流1。の振幅が増大し、電流1。が正又は負のタイミ ングで主スイッチング素子Qi,Qoが動作することで 上述の短絡電流の発生が防止できる。しかしながら、負 荷を放電灯とした場合にインバータ回路INV。'の発 振開始直後の所定期間においては、共振を鈍くすること 20 で放電灯のフィラメントに予熱電流を供給して充分な予 熱を行った後で放電灯を始動することが一般的に行われ ている。したがって、インバータ回路 IN V。'の発振 開始直後に共振を鋭くすると放電灯のフィラメントを先 行予熱することができず、いきなり高い電圧が印加され て放電灯が瞬時に点灯してしまうが、このように先行予 熱を行わずにいきなり放電灯を始動させることは放電灯 の寿命を短くしてしまうという問題がある (第2の問題 点)。

【0031】さらに、上記従来例5においては、以下の 30 ような問題がある。入力電圧Viに対してコンデンサC , の両端電圧Vc, が低い場合に、コンデンサC。の充 電期間におけるダイオードD。の電圧波形は、図46 (e)に示すような波形となり、ダイオードD。に印加 される電圧の最大値が、上記谷埋電源(部分平滑電源) の最大電圧値Vi., にほぼ等しくなる。さらに、主ス イッチング案子Q。に印加される電圧の最大値も上記最 大電圧値Vi...に等しくなる。よって、スイッチング 紫子Q。は、インバータ回路 INV。の動作中にオフで あることから上記谷埋電源(部分平滑電源)の最大電圧 40 値Vi...、が印加されることになり、インバータ回路I NV。の主スイッチング素子Q,,Q。と同程度の耐圧 のスイッチング素子であることが必要となり、スイッチ ング素子Q。の大型化を招くという問題がある(第3の 問題点)。

【0032】請求項1乃至5の発明は上記第1の問題点 の解決を目的とするものであり、軽負荷時における電源 電圧の上昇を抑えることのできる電源装置を提供しよう とするものである。また、請求項6乃至9の発明は上記 タ回路の発振開始直後にスイッチング素子に印加される ストレスを低減できる電源装置を提供しようとするもの

【0033】さらに、請求項10乃至14の発明は上記 第3の問題点の解決を目的とするものであり、インバー 夕回路のスイッチング素子への印加ストレスを低減する と同時にそのストレスを低減する回路構成の簡略化が可 能な電源装置を提供しようとするものである。

[0034]

【課題を解決するための手段】請求項1の発明は、上記 目的を達成するために、交流電源を整流する整流器と、 整流器の出力端間に接続される第1のコンデンサと、第 1のコンデンサの両端に直列接続される第1及び第2の 主スイッチング素子並びに何れか一方の主スイッチング 素子と並列接続される共振回路を具備するインバータ回 路と、第1及び第2の主スイッチング素子を高周波で交 互にオン・オフする制御回路とを備え、上記共振回路 は、共振用の第1のインダクタンスと、負荷に並列接続 される共振用の第2のコンデンサと、直流カップリング 用の第3のコンデンサと、第1のダイオードが並列接続 された第4のコンデンサとを有するとともに第1のコン デンサと第1及び第2の主スイッチング素子の直列回路 との間に第4のコンデンサと第1のダイオードの上記並 列回路が接続されて成り、第1及び第2の主スイッチン グ素子の直列回路に第5のコンデンサ、第2のインダク タンス並びに第2のダイオードの直列回路と、第6のコ ンデンサとが並列接続され且つ第1及び第2の主スイッ チング素子の接続点と第2のインダクタンス及び第2の ダイオードの接続点を第3のダイオードにより接続して 成る電源装置において、第2のダイオードと並列にスイ ッチング素子を設けるとともに、上記制御回路により負 荷の状態に応じて上記スイッチング素子をオン・オフす ることを特徴とし、通常時には上記スイッチング素子を オフすることでインバータ回路の電源電圧がいわゆる谷 埋め(部分平滑)されて負荷電流波形の改善が図れると ともに、軽負荷時には上記スイッチング素子をオンする ことでインバータ回路の電源電圧の上昇を防止すること ができる。

【0035】請求項2の発明は、上記目的を達成するた めに、整流器に接続される第1のコンデンサと、第1の コンデンサと並列に直列接続される第1及び第2の主ス イッチング素子並びに何れか一方の主スイッチング素子 と並列接続される共振回路を具備するインバータ回路 と、第1及び第2の主スイッチング素子を高周波で交互 にオン・オフする制御回路とを備え、上記共振回路は、 共振用の第1のインダクタンスと、負荷に並列接続され る共振用の第2のコンデンサと、直流カップリング用の 第3のコンデンサと、第1のダイオードが並列接続され た第4のコンデンサとを有するとともに第1のコンデン 第2の問題点の解決を目的とするものであり、インバー 50 サと第1及び第2の主スイッチング素子の直列回路との

間に第4のコンデンサと第1のダイオードの上記並列回 路が接続されて成り、第1及び第2の主スイッチング素 子の直列回路に第5のコンデンサ、第2のインダクタン ス並びに第2のダイオードの直列回路と、第6のコンデ ンサとが並列接続され且つ第1及び第2の主スイッチン グ素子の接続点と第2のインダクタンス及び第2のダイ オードの接続点を第3のダイオードにより接続して成る 電源装置において、第2のインダクタンスの両端に設け られる一対の切換端子と、第1の主スイッチング素子の 高電位側に設けられる共通端子と、上記制御回路により 10 制御されて上記共通端子を上記一対の切換端子に択一に 切換接続する切換回路を備えたことを特徴とし、通常時 には上記切換回路の共通端子を一方の切換端子に切り換 えることでインバータ回路の電源電圧がいわゆる谷埋め (部分平滑) されて負荷電流波形の改善が図れるととも に、軽負荷時には上記切換回路の共通端子を他方の切換 端子に切り換えることでインバータ回路の電源電圧の上 昇を防止することができる。

【0036】請求項3の発明は、請求項1の発明において、上記制御回路によりオン・オフされて上記第4のコ 20 ンデンサの両端間を短絡するスイッチング素子を備えたことを特徴とし、上記スイッチング素子をオンとして第4のコンデンサを短絡することにより、無負荷時のように最も負荷が軽くなる場合やその他の異常の場合などにもインバータ回路の電源電圧の上昇防止が図れる。

【0037】請求項4の発明は、請求項1の発明において、上記制御回路によりオン・オフされるスイッチング素子と第7のコンデンサの直列回路が第4のコンデンサに並列接続されて成ることを特徴とし、上記スイッチング素子のオン・オフによって第4のコンデンサに第7の30コンデンサが選択的に接続されて第4のコンデンサの見かけ上の容量が可変されるため、負荷への電力供給量を絞る場合にもインバータ回路の電源電圧の上昇防止及び主スイッチング素子に対するストレス低減を図ることができる。

【0038】請求項5の発明は、請求項2の発明において、上記制御回路によりオン・オフされて上記第4のコンデンサの両端間を短絡する短絡用のスイッチング素子を備え、上記制御回路によりオン・オフされる切換用のスイッチング素子と第7のコンデンサの直列回路が第440のコンデンサに並列接続されて成ることを特徴とし、上記短絡用のスイッチング素子をオンとして第4のコンデンサを短絡することにより、無負荷時のように最も負荷が軽くなる場合やその他の異常の場合などにもインバーク回路の電源電圧の上昇防止が図れるとともに、上記切換用のスイッチング素子のオン・オフによって第4のコンデンサに第7のコンデンサが選択的に接続されて第4のコンデンサの見かけ上の容量が可変されるため、負荷への電力供給量を絞る場合にもインバータ回路の電源電圧の上昇防止及びキスイッチング素子に対するストレス50

低減を図ることができる。

【0039】請求項6の発明は、上記目的を達成するた めに、交流電源を整流する整流器と、高周波でスイッチ ングされる1乃至複数の主スイッチング素子を具備する とともに1万至複数の共振用のインダクタンス、共振用 のコンデンサ、直流成分カット用のコンデンサ並びに負 荷から構成される共振回路を有して上記整流器の出力を 高周波出力に変換して負荷に供給するインバータ回路 と、1乃至複数の部分平滑用のコンデンサを具備して上 記整流器の出力を部分平滑する電源回路とを備えた電源 装置において、上記共振回路を介して整流器の出力側に 上記インバータ回路の高周波出力の一部を帰還する帰還 手段と、交流電源電圧の絶対値が部分平滑用のコンデン サの両端電圧よりも低いときに上記インバータ回路の発 振を開始させる制御手段とを備えたことを特徴とし、交 流電源の電源投入時には制御手段によって交流電源電圧 の絶対値が部分平滑用のコンデンサの両端電圧よりも低 いときにインバータ回路の発振が開始され、そのため、 直流成分カット用のコンデンサを定常状態に充電する過 程においてインバータ回路の主スイッチング素子へ加わ るストレスを低減することができる。

【0040】請求項7の発明は、請求項6の発明において、上記インバータ回路の発振開始前に、部分平滑用のコンデンサを充電する手段を備えたことを特徴とし、インバータ回路の発振開始前に予め部分平滑用のコンデンサを充電しておくことにより、インバータ回路の発振開始時に部分平滑用のコンデンサに流れる電流を減らすことができ、その結果、インバータ回路の主スイッチング素子に印加されるストレスを低減することができる。

【0041】請求項8の発明は、請求項7の発明において、上記インバータ回路の発振開始前に、上記共振回路を構成する直流成分カット用のコンデンサの両端電圧が部分平滑用のコンデンサの両端電圧よりも低い状態まで直流成分カット用のコンデンサを充電する手段を備えたことを特徴とし、インバータ回路の主スイッチング素子に印加されるストレスを低減することができる。

【0042】請求項9の発明は、請求項6~8の何れかの発明において、交流電源電圧のゼロクロスを検出する検出手段を備え、上記制御手段が、検出手段がゼロクロスを検出したときに上記インバータ回路の発振を開始させて成ることを特徴とし、交流電源電圧のゼロクロス点に近いところでは直流成分カット用のコンデンサの両端電圧が殆どゼロに近いため、インバータ回路の主スイッチング素子に印加されるストレスを低減することができる。

換用のスイッチング素子のオン・オフによって第4のコ 【0043】請求項10の発明は、上記目的を達成する ンデンサに第7のコンデンサが選択的に接続されて第4 ために、交流電源を整流する整流器と、高周波でオン・ のコンデンサの見かけ上の容量が可変されるため、負荷 オフされる1乃至複数の主スイッチング素子を具備し直 への電力供給量を絞る場合にもインバータ回路の電源電 流出力を高周波交流出力に変換して負荷へ供給するイン 圧の上昇防止及び主スイッチング素子に対するストレス 50 バータ回路と、1乃至複数のコンデンサ並びにインダク

タンスを有するとともに上記主スイッチング素子のオン・オフ動作によって上記コンデンサを充電し整流器の脈流出力を部分平滑した上記直流出力を上記インバータ回路に供給する部分平滑回路とを備えた電源装置において、上記部分平滑回路のコンデンサをインダクタンスを介して上記主スイッチング素子に直列接続するとともに、上記インバータ回路の動作開始前に上記コンデンサを充電する充電回路を上記インダクタンスと主スイッチング素子の直列回路に並列接続して成ることを特徴とし、充電回路によってインバータ回路の動作開始時に主10スイッチング素子へ加わるストレスを低減できるとともに、インバータ回路の動作中に充電回路へ印加される電圧を低減させることができ、且つ充電回路に用いられる回路部品の耐圧を下げることができて充電回路の小型化や簡略化が可能となる。

【0044】請求項11の発明は、請求項10の発明において、上記コンデンサを所定のレベル以上に充電した後は上記充電回路による充電を停止して成ることを特像とし、充電回路における不要な電力消費をなくすことができる。請求項12の発明は、請求項11の発明におい20て、上記充電回路が、上記コンデンサの充電経路を開閉する開閉手段を具備することを特徴とし、インバータ回路の動作中は開閉手段を開成することで充電回路による上記コンデンサの充電が行われず、充電電流による不要な電力消費をなくすことができる。

【0045】請求項13の発明は、請求項12の発明において、上記開閉手段が、インバータ回路の主スイッチング緊子よりも先に動作を開始するとともに、上記主スイッチング緊子のオン・オフ動作に同期してオン・オフ動作が繰り返されることを特徴とし、開閉手段の制御が30容易になって回路の簡略化が図れる。請求項14の発明は、請求項12の発明において、上記開閉手段が、上記コンデンサの充電電圧レベルに応じてオン・オフ動作が繰り返されることを特徴とし、開閉手段の制御が容易になって回路の簡略化が図れる。

[0046]

【発明の実施の形態】以下、本発明を実施形態により詳細に説明する。

(実施形態1)図1は本発明の第1の実施形態を示す概略回路図である。図1に示すように、本実施形態の基本 40構成は図35に示した従来例1と共通であるので、共通する部分については同一の符号を付して説明は省略し、本実施形態の特徴となる部分についてのみ説明する。

【0047】本実施形態は、従来例1においてチョッパ回路CH,を構成しているダイオードD。の代わりに寄生ダイオードDaを有する電界効果トランジスタから成るスイッチング素子Q。を備えるとともに、インバータ回路INV。の主スイッチング素子Q。,Q。を駆動制御する制御回路CNT。によって上記スイッチング素子Q。のオン・オフ制御を行うようにした点に特徴があ

る。なお、スイッチング素子Q, として、電界効果トランジスタの代わりにダイオードが逆並列接続されたバイポーラトランジスタ等を用いてもよい。

【0048】次に、図2~図6を参照して本実施形態の 回路動作を説明する。図5は制御回路CNT,の①~③ 端子から出力される各駆動信号を示すタイムチャートで ある。まず、電源投入時からごく短い期間T。において は、制御回路CNT,の①端子,②端子からは駆動信号 が出力されずに主スイッチング素子Qi,Qiはオフと なり、③端子からHレベルの駆動信号が出力されてスイ ッチング素子Q,がオンとなる。これにより、図6に示 すように整流器DBからコンデンサC。→インダクタン スL。→スイッチング素子Q、→インピーダンス素子2 の経路で充電電流i。が流れてコンデンサC。が予備充 電される。すなわち、チョッパ回路CH」を構成するコ ンデンサC。は、電源投入時にインバータ回路INV が起動する前に充電される必要があり、そのために上記 のような予備充電期間T。を設けているものである。な お、インピーダンス素子2は、充電電流 i。を低減して スイッチング素子Q。を保護するため、挿入することが 望ましい。

【0049】上記コンデンサC。の予備充電完了後、制御回路CNT」は③端子をLレベルとしてスイッチング素子Q。をオフする。ここで、スイッチング素子Q。がオフの場合には、コンデンサC。の低電位側と、インダクタンスL、とダイオードD。の接続点とがスイッチング素子Q。の寄生ダイオードDaによって接続されることとなり、図2に示すような従来例1と全く同じ回路構成となる。

【0050】そして、制御回路CNT, は①端子及び② 端子から駆動信号を出力して主スイッチング素子QL, Q:を高周波で交互にオン・オフする。このときの駆動 信号の周波数f」は、負荷である放電灯Laを含む共振 回路RE」の共振周波数よりも充分に高い周波数に設定 し、放電灯Laを始動させずに放電灯Laのフィラメン トを予熱するようにしている。このように放電灯Laの フィラメントを予熱する先行予熱期間 T. (図5参照) においては、放電灯Laが始動していないことから軽負 荷となるのであるが、従来例1に説明したようにチョッ パ回路CH、を備えることで、コンデンサC、の充電電 圧上昇によるインバータ回路INV。への供給電圧V。 の昇圧を防止することができる。さらに、先行予熱期間 T. における主スイッチング素子Q., Q. の動作周波 数1、を共振回路RE、の共振周波数よりも高く設定し ているので、主スイッチング素子Q_i, Q_iのドレイン 電流波形が、電源電圧V』の低い谷部において進相に近 い波形(図49(c)参照)とはならず、遅相的な波形 (図49 (b) 参照) となって主スイッチング素子

Q., Q。に対するストレスを低減することができる。 【0051】一方、予熱後に放電灯Laが始動してから は、制御回路CNT、が①端子及び②端子からの駆動信 号の周波数を低くして、共振回路RE」の共振周波数に 近づけた動作周波数f。にて主スイッチング素子Q。, Q: をオン・オフする。同時に、このような定常点灯期 間T。においては、制御回路CNT。が3端子をHレベ ルとしてスイッチング素子Q,をオンすることで、図3 に示すような回路構成となる。すなわち、ダイオードD ;のアノード並びにインダクタンス L。の低電位側が整 流器DBの低電位側出力端(グランドライン)に接続さ れることでチョッパ回路CH, が構成されなくなり、そ 10 の結果、インダクタンスし、がコンデンサC。の高周波 電流カット用チョークとなってインバータ回路 INV の共振回生電流がコンデンサC。を介して流れ、チョッ パ回路CH」を構成していたインダクタンスL。及びコ ンデンサC。がコンデンサC。のリップル電流を低減す るような回路構成となる。

【0052】図3に示す回路構成は特開平5-3816 1号公報に記載されているものとほぼ共通しており、上 記のようにインダクタンスL。及びコンデンサC。にて コンデンサC。のリップル電流を低減できるため、イン 20 バータ回路 1 N V 。の電源電圧 V 。も図 4 に示すような リップルの少ない電圧とすることができ、交流電源AC の電源電圧の山部、谷部における電源電圧V。の低下を 抑えることができる。さらに、主スイッチング素子 Q1,Q2の動作周波数を高くすることで共振回路RE , のコンデンサC, 両端に生じる共振電圧振幅を増大さ せ、電源電圧V。の低い谷部においても入力電流の休止 期間を生じさせず、入力力率が高く且つ入力電流の高調 波成分の低減も図れる。

【0053】本実施形態によれば、負荷を放電灯Laと 30 した場合に、制御回路CNT」によってスイッチング素 子Q。をオン・オフすることにより、インバータ回路」 NV,の動作モード(放電灯 Laを予熱する先行予熱モ ードと、放電灯Laを点灯させる点灯モード)に応じた 回路構成を選択することができる。すなわち、先行予熱 モードにおいては軽負荷となることから、スイッチング 素子Q, をオフとして図2に示すような従来例1と共通 回路構成を選択して、コンデンサC。の充電電圧上昇に よるインバータ回路INV、への供給電圧V。の昇圧を 防止するとともに、点灯モードにおいてはスイッチング 40 素子Q。をオンとして図3に示すような回路構成を選択 して、主スイッチング素子Q,,Q:のドレイン電流波 形が電源電圧V』の低い谷部において進相に近い波形に なることを回避して遅相的な波形とし、主スイッチング 寨子Q,,Q. に対するストレスを低減することができ る。その結果、選択される各回路構成において各モード に応じた最適な設計を行うことができるという利点もあ

【0054】 (実施形態2) 図7は本発明の第2の実施

図35に示した従来例1とほぼ共通であり、共通する部 分については同一の符号を付して説明は省略する。交流 電源ACの両端に高周波電流カット用のチョークコイル L。を介して疑似電源となるコンデンサC」が接続さ れ、コンデンサC」と並列にダイオードブリッジから成 る整流器DBが接続してある。以下、チョークコイルL 。、コンデンサC,、整流器DBから成る回路を電源回 路PSと呼ぶこととする。

【0055】本実施形態における共振回路RE。は、共 振用のインダクタンスL」とダイオードD。(並列に歪 改善用のコンデンサC、が接続されている)のカソード との間に共振用のコンデンサC。を接続するとともに、 コンデンサC。と並列にトランスT, の1次側を接続 し、且つトランスT, の2次側に予熱電流制限用インピ ーダンス素子であるコンデンサCa,Cbを介して放電 灯Laの各フィラメントが直列に接続して構成されてい る。

【0056】インバータ回路 JNV。を構成する高電位 側の主スイッチング素子Q」のドレインに共通端子s、 整流器DBの高電位側の出力端に切換端子p、インダク タンスL。とコンデンサC。の接続点に切換端子qをそ れぞれ設けるとともに、共通端子sに2つの切換端子 p, qを択一的に切換接続するスイッチ回路SWが設け てある。このスイッチ回路SWは、制御回路CNT。の ③端子から出力される制御信号により駆動されるリレー 回路として構成すればよい。また、主スイッチング素子 Q」、Q。の接続点と整流器DBの高電位側の出力端の 間には、インバータ回路INV。の共振電流帰還用のダ イオードD。が接続してある。

【0057】制御回路CNT。は①端子及び②端子から 駆動信号を出力して主スイッチング素子Q,,Q。を高 周波で交互にオン・オフする。その結果、共振回路RE 。には高周波の共振電流が流れるから、トランスT」を 介して放電灯Laに高周波電力が供給される。同時に、 コンデンサC。の両端に高周波電圧を生じさせ、整流器 DBを介して疑似電源となるコンデンサC、に高周波電 流を流すことにより、交流電源ACの電源電圧周期の全 区間において入力電流を流すことができ、入力力率の改 善が図れる。

【0058】本実施形態の回路動作を図8~図13を参 照してさらに詳しく説明する。まず、制御回路CNT。 によりスイッチ回路SWを制御して共通端子 s を切換端 子qに接続した場合について説明する。この場合には、 図7に示す回路は図8に示すような回路構成に切り換え られる。その結果、インダクタンスし、が主スイッチン グ素子Q、のドレインと共振電流帰還用のダイオードD 。のカソードとの間に挿入され、インダクタンス L:、 コンデンサC。、ダイオードD:, D。並びに低電位側 の主スイッチング素子Q。によってチョッパ回路CH。 形態を示す概略回路図である。本実施形態の基本構成も 50 が構成される。このチョッパ回路 CH。は以下のような

動作を行う。

【0059】制御回路CNT。からの駆動信号により主 スイッチング素子Q。がオンすると、インバータ回路I NV,の共振電流i,は図9に示すように、共振回路R E:→主スイッチング素子Q:→共振回路RE:の経路 で流れ、さらに主スイッチング素子Q。がオフしたとき の回生電流i, は同じく図9に示すように共振回路RE 。 →ダイオードD, →コンデンサC, →共振回路RE. の経路で流れる。この間、チョッパ回路 CH。には主ス イッチング案子Q:を介してチョッパ電流 i,が流れ る。次に主スイッチング素子Q。がオフ、主スイッチン グ案子Q、がオンすると、図10に示すようにコンデン サC。を電源として共振電流i。が主スイッチング素子 Q. →共振回路 R E₂ → ダイオード D₆ → コンデンサ C 。の経路で流れ、主スイッチング素子Q」がオフした瞬 間の回生電流ikは主スイッチング素子Q。の寄生ダイ オード(図示せず)を介して流れる。また、チョッパ回 路CH。においては、インダクタンスL。に蓄積された エネルギの放出により、インダクタンス L。→コンデン ψ C_s → \not \vec{A} \vec{A} ンスし、の経路で電流i、が流れ、コンデンサC、が充 電される。

【0060】ここで、本実施形態のチョッパ回路CH。は、インバータ回路INV。の電源となるコンデンサC。が交流電源AC(電源回路PS)に対してインダクタンスし。を介して接続される降圧チョッパ回路構成となり、図11に示すようにコンデンサC。の両端電圧Vc、が電源回路PSから出力される脈流電圧Vpsよりも低い電圧となる。このため、主スイッチング素子Qi、Q。には交流電源ACの電源電圧よりも低い電圧が印加さるになり、主スイッチング素子Qi、Q。のストレス低減並びに装置の小型化が図れる。

【0061】一方、制御回路CNT。によりスイッチ回 路SWを制御して共通端子sを他方の切換端子pに接続 した場合には、図7に示す回路は図2に示した従来例1 と同一の回路構成に切り換えられる。ここで、実施形態 1の図3に示した回路構成においては、インバータ回路 INV, の電源電圧V。を供給するコンデンサC。が整 流器DBに対してインバータ回路INV、よりも後段に 設けてあることから、図12に示すように入力電流1:。 の休止期間が生じないのであるが、このように交流電源 ACの一周期の全区間において正弦波状の入力電流 1: 。 を流そうとすると、負荷である放電灯Laに流れるラン プ電流 1 。が入力電流 1 。の変動に応じてその谷部で大 きく、山部で小さくなるように変動し、放電灯Laの発 光効率が低下する等の不具合が生じてしまう。それに対 して図2に示すような回路構成を採用することで、イン バータ回路INV」の電源電圧V。が整流器DBの脈流 出力電圧の谷部で低く、山部で高くなるような電圧波形 となり、その結果、図13に示すようにランプ電流1。 を入力電流 I:。の谷部と山部の両方でピークを持つようなリップルの低減された波形とすることができる。

【0062】よって本実施形態によれば、放電灯Laを 負荷とする場合、点灯時(点灯モード)においては制御 回路CNT。によりスイッチ回路SWを制御して共通端 子sを他方の切換端子pに接続して放電灯Laの効率向 上が図れ、先行予熱時(先行予熱モード)や始動時(始 動モード)あるいは寿命末期等の軽負荷時においては制 御回路CNT。によりスイッチ回路SWを制御して共通 3000円。によりスイッチ回路SWを制御して共通 3100円で発売して降圧チョッパ回路 CH。を構成することでインバータ回路INV。への供 給電圧を低減し、主スイッチング素子Q」、Q。のスト レス及び耐圧の低減が図れるという利点がある。

【0063】(実施形態3)図14は本発明の第3の実施形態を示す概略回路図である。本実施形態の基本構成は実施形態1及び実施形態2とほぼ共通であり、共通する部分については同一の符号を付して説明は省略し、本実施形態の特徴となる部分についてのみ説明する。

【0064】本実施形態は実施形態1と共通のチョッパ回路CH,と、実施形態2における共振回路RE。のダイオードD。の代わりにFETから成るスイッチング素子Q。をコンデンサC。に並列接続した共振回路RE。を有するインバータ回路1NV。とを備え、制御回路CNT。の④端子から出力する制御信号によりスイッチング素子Q。のオン・オフを制御する点に特徴がある。

【0065】制御回路CNT。によりスイッチング素子 Q₃ , Q₁ がともにオンされた場合、本実施形態は等価 的に図15に示すような回路構成となる。実施形態1で 説明したように、スイッチング素子Q、がオンされる と、ダイオードD:のアノード並びにインダクタンスL 。の低電位側が整流器DBの低電位側出力端(グランド ライン)に接続されるためにチョッパ回路CH、が構成 されなくなり、その結果、インダクタンスL。がコンデ ンサC。の高周波電流カット用チョークとなってインバ ータ回路 INV。の共振回生電流がコンデンサC。を介 して流れ、インダクタンスL。及びコンデンサC。によ りコンデンサC。のリップル電流が低減される。一方、 スイッチング素子Q、がオンされるとコンデンサC。の 両端がスイッチング素子Q、によりバイパスされるた め、コンデンサC, による入力電流歪の改善効果は得ら れない。しかしながら、この回路構成にあっては、整流 器DBの脈流出力電圧が図16に示すようにコンデンサ C。で平滑されてインバータ回路INV。に供給される ことから、インバータ回路INV。の電源電圧V。が交 流電源ACの電源電圧よりも大きく上昇することがな い。よって、主スイッチング素子Q₁, Q₂の耐圧は交 流電源ACの電源電圧程度で済むという利点がある。

【0066】また、制御回路CNT,によりスイッチング素子Q,がオフ、スイッチング素子Q,がオンされた50場合には等価的に図17に示すような回路構成となって

チョッパ回路CH、が構成される。このため、インバー タ回路 INV, の電源電圧 (コンデンサC, の両端電 圧)Va.が図18に示すようにチョッパ回路CH。によ って谷埋め(部分平滑)された波形となり、インバータ 回路INV。の全ての動作モード(先行予熱モードや定 常点灯モード等)において上記電源電圧Vacの昇圧を防 止することができる。さらに、チョッパ回路CH」が形 成されることで図15に示した回路構成に比較して入力 電流歪を多少改善でき、効率を髙くできる。但し、負荷 である放電灯Laに流れるランプ電流 I.。が電源電圧V 10 a. の谷部で大きく山部で小さくなるように変動し、放電 灯Laの発光効率が低下することは否めない。なお、ス イッチング素子Q、がオフの場合には、共振回路RE。 の構成はスイッチング素子Q、の寄生ダイオードDxに よって実施形態2の共振回路RE。の構成と同一になる ので、コンデンサC. 両端に生じる共振電圧により、電 源電圧V』の低い谷部においても入力電流の休止期間を 生じさせず、入力力率が高く且つ入力電流の高調波成分 の低減が図れる。

【0067】本実施形態によれば、負荷を放電灯しaと 20 した場合に、先行予熱モードと点灯モードとにおいてスイッチング素子Q,のオン・オフにより回路構成を切り換えることにより、インバータ回路INV,の電源電圧V、の昇圧防止と、主スイッチング素子Q,Q。に対するストレス低減とが図れるとともに、スイッチング素子Q,をオンとしてコンデンサC,を短絡することにより、無負荷時のように最も負荷が軽くなる場合やその他の異常の場合などにも電源電圧V。の昇圧防止が図れ、種々の動作モードに対応可能となるという利点がある。

【0068】(実施形態4)図19は本発明の第4の実 30 施形態を示す概略回路図である。本実施形態の基本構成は実施形態1及び実施形態2とほぼ共通であり、共通する部分については同一の符号を付して説明は省略し、本実施形態の特徴となる部分についてのみ説明する。

【0069】本実施形態は実施形態1と共通のチョッパ回路CH、と、実施形態2における共振回路RE。のダイオードD。及びコンデンサC、と並列にコンデンサC : とFETから成るスイッチング素子Q。の直列回路を接続した共振回路RE。を有するインバータ回路1NV 、とを備え、制御回路CNT。の⑤端子から出力する制 40 御信号によりスイッチング素子Q。のオン・オフを制御する点に特徴がある。すなわち、実施形態1において負荷を放電灯Laとした場合に、制御回路CNT。により主スイッチング素子Q。の駆動周波数を高くし放電灯Laの光出力を低下させて調光点灯させると(調光点灯モード)、歪改善用のコンデンサC。の充電期間が定常点灯モードのときよりも短くなるため、交流電源ACの電源電圧V。の谷部ではコンデンサC。が充分に充電されずに図20(a)に示すように入力電流波形に休止区間が生じてしまう。そこで、本実施形態はかかる不50

具合を解消するために、コンデンサ C. の見かけ上の容量を可変する手段(コンデンサ C. とスイッチング素子 Qs.)を設けたものである。よって、上記のような調光点灯モードにおいて制御回路 C N T. の⑤端子をHレベルとしてスイッチング素子 Qs. をオンすれば、コンデンサ C. がコンデンサ C. と並列接続されてコンデンサ C. の見かけ上の容量が、容量 C. とコンデンサ C. の容量 C: との合成容量となって大きくなるから、図 2 0

(b) に示すように休止期間が生じずに電源電圧 V,cの

略全区間において入力電流」、。を流すことができる。 【0070】一方、調光点灯モードにおいては主スイッ チング素子Q₁, Q₂の駆動周波数を高くして放電灯L a への供給電力を減らすため、定常点灯モードよりも軽 負荷になり、コンデンサC、(コンデンサC、とコンデ ンサC、の並列回路)の両端電圧が上昇するおそれがあ る。しかしながら、調光点灯モードにおいて制御回路C NT、にてスイッチング素子Q、をオフにすれば、チョ ッパ回路CH、が形成され、インバータ回路INV、に 供給される電源電圧V。が谷埋め(部分平滑)されるの で、実施形態1で説明したように電源電圧Vacの昇圧を 防止することができるとともに、調光点灯モードにおい ては主スイッチング素子Qi,Qo駆動周波数を共振 回路RE、の共振周波数よりも高く設定していることか ら、主スイッチング素子Q₁, Q₂のドレイン電流波形 が電源電圧V。の低い谷部において進相に近い波形とは ならず、遅相的な波形となって主スイッチング素子 Q」、Q。に対するストレスを低減することができる。

【0071】本実施形態によれば、実施形態1において 負荷である放電灯Laを調光点灯する場合にも、インバータ回路1NV,の電源電圧V,の上昇防止及び主スイッチング素子Q,,Q。に対するストレス低減を図ることができる。

(実施形態5)図21は本発明の第5の実施形態を示す 概略回路図である。本実施形態の基本構成は実施形態2 とほぼ共通であり、共通する部分については同一の符号 を付して説明は省略し、本実施形態の特徴となる部分に ついてのみ説明する。

【0072】本実施形態は、実施形態2における共振回路RE。のダイオードD。の代わりに実施形態3で説明したスイッチング素子Q。並びに実施形態4で説明したコンデンサC。とスイッチング素子Q。の直列回路をコンデンサC。に並列接続して成る共振回路RE。を備え、制御回路CNT。の⑤端子及び⑥端子から出力する制御信号により各スイッチング素子Q。, Q。のオン・オフを制御する点に特徴がある。

点灯モード)、歪改善用のコンデンサC。の充電期間が 【0073】すなわち、負荷を放電灯Laとした場合 定常点灯モードのときよりも短くなるため、交流電源A Cの電源電圧V、の谷部ではコンデンサC。が充分に充 電されずに図20(a)に示すように入力電流波形に休 止区間が生じてしまう。そこで、本実施形態はかかる不 50 サC。と並列接続されてコンデンサC。の見かけ上の容

盤が大きくなるから、休止期間が生じずに電源電圧 V_{cc} の略全区間において入力電流」、。を流すことができる。 さらに実施形態3で説明したように、スイッチング素子 Q、をオンとしてコンデンサC、並びにコンデンサC、 とスイッチング素子Q。の直列回路を短絡することによ り、無負荷時のように最も負荷が軽くなる場合やその他 の異常の場合などにも電源電圧Valの昇圧防止が図れ る。しかも、実施形態2で説明したように点灯時(点灯 モード)においては制御回路CNT。によりスイッチ回 路SWを制御して共通端子sを他方の切換端子pに接続 10 して放電灯Laの効率向上が図れ、先行予熱時(先行予 熱モード) や始動時(始動モード) あるいは寿命末期等 の軽負荷時においては制御回路CNT。によりスイッチ 回路SWを制御して共通端子sを他方の切換端子qに接 続して降圧チョッパ回路CH。を構成することでインバ ータ回路INV。への供給電圧を低減してより深い調光 が可能となり、主スイッチング素子Qi, Qeのストレ ス及び耐圧の低減が図れるという利点がある。

【0074】(実施形態6)図22は本発明の第6の実 施形態を示す概略回路図である。図22に示すように、 本実施形態の基本構成は図39に示した従来例3と共通 であるので、共通する部分については同一の符号を付し て説明は省略し、本実施形態の特徴となる部分について のみ説明する。

【0075】本実施形態は、従来例3の構成において、 交流電源ACの電源電圧Vょのゼロクロス点を検出し、 ゼロクロス点付近でインバータ回路INV。の発振動作 を開始させるように制御回路CNT。に起動信号を出力 する起動回路2を備えた点に特徴がある。なお、それ以 外にはダイオードD: のアノードと直流成分カット用の 30 コンデンサC、との間にダイオードD」を接続するとと もに、ダイオードD: のカソードからインダクタンスL 。とコンデンサC,の直列回路と並列にダイオードD,。 を接続してある点が従来例3の構成と異なる。

【0076】従来例3のところで説明したように、イン バータ回路INV。の共振系は交流電源電圧V。の大き さに応じて変化する。すなわち交流電源電圧V、の山部 近傍では、共振系はインダクタンスLi,コンテンサC ぇ, トランスT, の1次巻線n, 放電灯Laから成 り、交流電源電圧 V., の谷部近傍では、共振系はインダ 40 クタンス L , , コンデンサ C , , トランス T , の 1 次巻 線n」,放電灯La並びにコンデンサC,から成ってい る。ここで、インバータ回路 INV, の定常動作時 (例 えば、負荷回路3の放電灯しaを全点灯させる時)にお けるコンデンサC。の両端電圧Vc、及びコンデンサC 。の両端電圧Vc。の波形図を図23に示し、この図を 参照しながら本実施形態の回路動作について説明する。 なお、同図(a)はコンデンサC、の両端電圧Vc、の 波形、(b)はコンデンサC,の両端電圧Vc,の波 形、(c)はコンデンサC。の両端電圧Vc。の波形を 50 いことになる。つまり、交流電源電圧Vxxのゼロクロス

それぞれ示している。

【0077】まず、交流電源電圧Vxcの山部(電圧Vc 。のピーク近傍)においては、インバータ回路 I N V。 の動作は以下のようになる。主スイッチング素子Q」が オフ、Q。がオンのときには交流電源ACから整流器D B→コンデンサC。及びトランスT, の1次巻線n, → インダクタンス L, →コンデンサC, →主スイッチング 素子Q: →整流器DB→交流電源ACの経路で、主スイ ッチング素子Q」がオン、Q。がオフのときにはコンデ ンサC。を電源としてインダクタンスL, →コンデンサ C. 及びトランスT. の1次巻線n, →ダイオードD. →主スイッチング素子Q₁ →ダイオードD₁₁ →コンデン サC。の経路で各々共振電流が流れる。

【0078】一方、交流電源電圧V_{xc}の谷部(電圧V c の谷埋部分)においては、谷埋電源回路1のコンデン サC。を電源として、主スイッチング素子Q」がオフ、 Q₂ がオンのときにコンデンサC₃ →インダクタンスL . →ダイオードD。→コンデンサC。→コンデンサC。 及びトランスT, の1次巻線n, →インダクタンスL, 20 → コンデンサC, → 主スイッチング素子Q。 → コンデン サC。の経路で、主スイッチング素子Q,がオン、Q。 がオフのときにコンデンサC、を電源として主スイッチ ング素子Q. →ダイオードD., →コンデンサC, →イン ダクタンス L, →コンデンサC。及びトランス T, の 1 次巻線 n. →コンデンサC. の経路で各々共振電流が流 れる。このように交流電源電圧Vacの山部近傍において は、インバータ回路INV。の共振電流が流れる経路に コンデンサC、が含まれないが、谷部近傍においては上 記経路にコンデンサC,が含まれ、言い換えれば、交流 電源電圧V、の谷部近傍の共振系にコンデンサC、が含 まれることになる。

【0079】ここで、コンデンサC.の容量は、直流成 分カット用のコンデンサC。の容量よりも充分小さい値 に設定してある(C_{*} ≫C_{*})。そのため、コンデンサ C₁の両端電圧V c₁ は、図23 (b) に示すような交 流電源電圧Vxxの谷部において高い振幅を有するととも に直流成分が印加された波形となる。それに対してコン デンサC。の両端電圧Vc。は、交流電源電圧Vcの谷 部においてコンデンサC」の両端電圧Vc」に直流成分 が印加されることにより、図23 (c) に示すように交 流電源電圧V、の谷部において徐々に電圧値が低下する とともに交流電源電圧V、のゼロクロス点において略ゼ ロとなるような波形となる。これは、容量値の小さい方 のコンデンサC、が上記直流成分を負担することによっ て生じるものである。

【0080】以上のことから、交流電源電圧V.,のゼロ クロス点においては、直流成分カット用のコンデンサC ,の両端電圧Vc,が略ゼロとなり、コンデンサC。は インバータ回路INV、の動作に影響を与えることがな 点でインバータ回路INV。の発振動作を開始すれば、 従来例3の問題点、すなわちコンデンサC。を定常状態 に充電する過程における主スイッチング素子Q₁, Q₂ へのストレス印加を回避することができるのである。

【0081】そこで、本実施形態では交流電源ACの電 源電圧Vxcのゼロクロス点を検出し、ゼロクロス点付近 でインバータ回路INV。の発振動作を開始させるよう に制御回路CNT。に起動信号を出力する起動回路2を 備え、起動回路2からの起動信号を受けたときに制御回 路CNT。がインバータ回路 1 NV。の発振動作を開始 10 させるようにしている。

【0082】図24は起動回路2の具体回路構成の一例 を示した本実施形態の全体構成図である。4は起動回路 2並びに制御回路 CNT。の動作電源を供給する制御電 源回路であって、整流器DBの脈流出力電圧を抵抗R、 を介してツェナーダイオードZD。で定電圧化し且つ平 滑コンデンサC...で平滑して直流の動作電源を得てい る。

【0083】起動回路2は、交流電源電圧Vスィを全波整 流する整流器DB。と、整流器DB。の脈流出力電圧を 20 分圧する分圧抵抗R₂ , R₃ と、制御電源回路4の直流 出力電圧を分圧する分圧抵抗R、、R。と、これらの分 圧された電圧信号を比較するオープンコレクタタイプの コンパレータ CP」と、制御電源回路 4 の出力端間に直 列接続された抵抗 R: , コンデンサ C12 の時定数回路 と、制御電源回路4の直流出力電圧を分圧する分圧抵抗 R*, R。と、コンデンサCi2の両端に生じる電圧信号 と分圧抵抗R、、R。で分圧された電圧信号とを比較す るコンパレータCP。と、コンパレータCP。の出力端 とグランドラインの間に接続されて制御回路CNT。に 30 よってオン・オフされるスイッチング素子Q。とを備 え、2つのコンパレータCP, CP, からの出力信号 を制御回路CNT。に入力するように構成されている。 なお、コンパレータCP」の出力端は抵抗R。を介して 制御電源回路4の高電位側出力端に接続してある。

【0084】分圧抵抗R。、R。で分圧された電圧信号 は、整流器DB。の脈流出力電圧に比例した信号とな り、コンパレータCP」の反転端子に入力される。ま た、分圧抵抗R₁, R₂で分圧された電圧信号は、制御 電源回路4の直流出力電圧を分圧した略一定の電圧信号 40 であって、コンパレータCP、の非反転端子に入力され ている。したがって、コンパレータCP。は、交流電源 電圧V〟を全波整流した整流器DB.の脈流出力電圧に 比例する電圧信号 (検出信号) を、制御電源回路4の直 流出力電圧を分圧した略一定の基準信号と比較し、検出 信号レベルが基準信号レベルよりも大きい場合にLレベ ル、小さい場合にHレベルの信号を出力する。よって、 交流電源電圧 V., のゼロクロス付近でコンパレータCP - の出力が反転するように各分圧抵抗R, ~R, の抵抗 値を設定することにより、交流電源電圧 V, のゼロクロ 50 カット用のコンデンサ C, を充電する必要がなく、コン

ス点を検出することができる。

【0085】一方、コンパレータCP。の反転端子には 分圧抵抗R_{*} , R_{*} で分圧された電圧信号 (基準信号) が入力され、非反転端子には時定数回路を構成するコン デンサC12の両端に生じる電圧信号(遅延信号)が入力 されており、遅延信号レベルが基準信号レベルよりも大 きい場合にHレベル、小さい場合にLレベルの信号がコ ンパレータCP。の出力端から出力される。つまり、交 流電源ACの電源投入直後から制御電源回路4の平滑コ ンデンサCiiが充電され始め、しかもコンパレータCP 。の非反転端子に入力される信号は抵抗R, とコンデン サC12の時定数回路によって遅延されることから、コン パレータCP。の出力が電源投入後から暫くの間はLレ ベルに保持され、これによりコンパレータCP」の出力 に関係なく起動回路 2 からの出力信号が L レベルとな る。ところが、整流器DBの脈流出力電圧がゼロクロス 点に近づいてくると、コンパレータCP₂の非反転端子 に入力される遅延信号が分圧抵抗R_{*}, R_{*}で分圧され た基準信号より大きくなるので、コンパレータCP。の 出力はLレベルからHレベルに切り換わる。そして、整 流器DBの脈流出力電圧がゼロクロス点に達すると、コ ンパレータCP」の出力がLレベルからHレベルに切り 換わり、このときにはコンパレータCP。の出力端がH レベルであるから、起動回路2の出力信号もHレベルと なる。すなわち、起動回路2は交流電源ACの電源投入 直後において交流電源電圧V₁,のゼロクロス付近でのみ Hレベルの信号(起動信号)を制御回路CNT。に出力 する。

【0086】一方、制御回路CNT。は起動回路2から Hレベルの信号(起動信号)をトリガ信号としてインバ ータ回路INV。への制御信号(主スイッチング素子Q 」、Q。をオン・オフする駆動信号)の出力を開始する とともに、起動回路2のスイッチング素子Q。をオンと する信号を出力して、起動回路2からの起動信号の入力 を禁止する。ここで、電源投入からインバータ回路IN V。が発振を開始するまでの時間は、起動回路2を構成 する上記時定数回路の時定数(抵抗R)の抵抗値とコン デンサ C12 の容量値とで決まる値)によって決定される ので、時定数を変えることで制御可能である。なお、イ ンバータ回路INV。の発振開始後の動作については既 に説明しているので、ここでは省略する。

【0087】本実施形態によれば、交流電源ACの電源 投入直後において交流電源電圧V、のゼロクロス点での み起動信号を出力する起動回路2を設け、インバータ回 路INV。の制御回路CNT。が起動回路2からの起動 信号をトリガ信号としてインバータ回路INV。の発振 を開始させるようにしたため、インバータ回路INV。 の発振を交流電源電圧V、のゼロクロス点で開始させる ことができ、その結果、インバータ回路INV。の直流

デンサ C 。の充電過程において主スイッチング素子 Q , , Q 。に印加されるストレスを低減することができ る。

【0088】 (実施形態7) 図25は本発明の第7の実 施形態を示す概略回路図である。図25に示すように本 実施形態の基本構成は実施形態6と共通であり、共通す る部分には同一の符号を付して説明は省略し、本実施形 態の特徴となる部分についてのみ説明する。本実施形態 が実施形態6と異なる点は、ダイオードブリッジから成 る整流器 DBの脈流出力端間にコンデンサ C1, を接続す 10 るとともに、コンデンサCiiの高電位側の一端とインバ ータ回路INV。との間に、アノードを整流器DB側に してダイオードD₁₂を挿入し、起動回路2の検出信号を コンデンサC1,とダイオードD1:のアノードとの接続点 から採るようにした点にある。ここで、コンデンサCia の容量値は、電源回路1を構成するコンデンサC。の容 **盘値よりも充分に小さく設定されているため、起動回路** 2に入力される検出信号へのコンデンサC₁の影響は殆 ど無く、検出電圧は実施形態6と同様に交流電源電圧V Ar を全波整流した脈流電圧となる。よって、実施形態 6 と同様に交流電源ACの電源投入時には交流電源電圧V **のゼロクロス点でインバータ回路 INV*の発振が開 始され、主スイッチング素子Q, , Q, に印加されるス トレスを低減することができる。

【0089】一方、本実施形態の特徴であるコンデンサ CinとダイオードDizにより、インバータ回路INV。 の髙周波電流の整流器DBへ帰還される電流量を低減す ることができ、その結果、整流器DBを構成するダイオ ードに髙周波電流が流れることで生じる発熱量を減じる ことができる。

(実施形態8)図26は本発明の第8の実施形態を示す 概略回路図である。図26に示すように本実施形態の基 本構成は実施形態6とほぼ共通しているので、共通する 部分については同一の符号を付して説明は省略する。

【0090】本実施形態のインバータ回路 INV: においては、実施形態 1 と同様に低電位側の主スイッチング 素子 Q: と並列に負荷回路 3 が接続されるとともに、コンデンサ C. とダイオード D。の並列回路も負荷回路 3 と主スイッチング素子 Q: との間の低電位側に挿入されている。なお、インバータ回路 INV: の基本的な動作 40 は実施形態 1 と同様であるので詳しい説明は省略する。

【0091】また、本実施形態の電源回路4においては、コンデンサC。とインダクタンスL。の直列回路と、ダイオードD。との接続関係が実施形態6又は7とは逆になっている。さらに、主スイッチング素子Qi,、Qiの接続点と整流器DBの低電位側出力端(グランドライン)との間に抵抗Ri,を介してFETから成るスイッチング素子Qi は起動回路2からの信号によってオン・オフされる。

【0092】次に、本実施形態のインバータ回路 INV,の発振開始時における回路動作を図27のタイムチャートを参照しながら説明する。なお、図27における(a)は交流電源電圧 V_{cc} 、(b)はコンデンサ C_{cc} の両端電圧 V_{cc} で、(b)はコンデンサ C_{cc} の両端電圧 V_{cc} で、(b)は起動回路 b2 から出力されるスイッチング素子b2 の駆動信号、(b2)は起動回路 b3 から制御回路 b4 の収力される起動信号、(b3)は制御回路 b5 に

T。から主スイッチング素子Q1,Q2に出力される駆

動信号を表している。

【0093】時刻t=t。で交流電源ACが投入されると、起動回路2からスイッチング素子Q。 $^{\circ}$ へHレベルの駆動信号が出力され、スイッチング素子Q。がオンとなる(図27(d)参照)。そして、電源回路4のコンデンサC。は、整流器DB→インダクタンスL。→コンデンサC。→ダイオードD。→抵抗R、 $^{\circ}$ →スイッチング素子Q。→ダイオードD。→整流器DBの経路で流れる充電電流によって充電される(同図(c)参照)。

【0094】時刻 t=t,においてコンデンサ C_s の両端電圧V c 。が所定のレベルになるまで充電されると、起動回路 2 からスイッチング素子 Q_t への駆動信号がLレベルとされるとともに、交流電源電圧 V_{st} のゼロクロス付近で実施形態 6 又は 7 と同様に起動回路 2 から制御回路 C N T_s に起動信号が出力され(同図(a)及び(e)参照)、制御回路 C N T_s がトリガされて時刻 $t=t_2$ の時点から主スイッチング素子 Q_t , Q_2 へ高周波の駆動信号を出力して、インバータ回路 1 N V_t の発振動作を開始させる(同図(f)参照)。

【0095】而して、本実施形態によれば、インバータ回路1NV:の発振を開始する前に電源回路4のコンデンサC。を充電するための手段(抵抗R:」とスイッチング素子Q:)を備えたので、インバータ回路1NV。の発振開始前に予めコンデンサC。を充電しておくことにより、その発振開始時にインダクタンスL。及びコンデンサC。に流れる電流を低減し、これによってインダクタンスL。に蓄積されたエネルギの放出期間を短くして、インバータ回路1NV。の主スイッチング素子Q:、Q:に印加されるストレスを低減することができる。

40 【0096】ところで、インバータ回路INV。の直流成分カット用のコンデンサC。は、インバータ回路INV。の発振開始前(停止時)において抵抗R...と直流的に並列に接続されているから、この時には抵抗R...における電圧降下に略等しい電圧が印加されている。また、インバータ回路INV。の発振前にはコンデンサC。の両端電圧Vc。は所定値(=V.)まで上昇しており、交流電源電圧Vx、が上記所定値V.よりも大きい場合には、交流電源ACから整流器DB→インダクタンスL。→コンデンサC。→ダイオードD、→抵抗R...→スイッ50 チング素子Q:→ダイオードD、→整流器DBの経路で

電流が流れる。よって、抵抗R」において電圧降下が生 じることから、コンデンサC」の両端にも電圧が生じ る。一方、交流電源電圧Vxxが上記所定値Vxよりも小 さい場合には、交流電源ACから電源回路4やインバー タ回路 INV。に電流が流れる経路がないため、コンデ ンサC。の両端電圧Vc。も略ゼロとなる。

【0097】すなわち、本実施形態においても起動回路 2 で交流電源電圧 Vxc のゼロクロスを検出してインバー タ回路 I N V, の発振を開始するため、実施形態 6 又は 7と同様に電源投入時における主スイッチング素子 Q₁ , Q₂ へのストレスを低減することができるのであ るが、インバータ回路 INV: の発振開始前のコンデン サC。の両端電圧Vc。(例えば、所定値V。)に対し て交流電源電圧Vxcが低いときにインバータ回路INV 7 の発振を開始した場合でも、インバータ回路 J N V₂ の共振電流がコンデンサC、を介して流れるため、従来 例2や従来例3に比較して主スイッチング素子Q.,Q 。へのストレスを低減することができる。

【0098】 (実施形態9) 図28は本発明の第9の実 施形態を示す概略回路図である。図28に示すように本 20 実施形態の基本構成は実施形態6並びに8とほぼ共通し ているので、共通する部分については同一の符号を付し て説明は省略する。本実施形態のインバータ回路」NV においては、実施形態6と同様に高電位側の主スイッ チング緊子Q」と並列に負荷回路3が接続されている。 また、電源回路5においては、コンデンサC。とインダ クタンス L。の直列回路が高電位側の主スイッチング素 子Q」と、ダイオードD。が低電位側の主スイッチング 素子Q: とがそれぞれ並列接続されてるとともに、イン バータ回路 INV。の発振を開始する前に電源回路 5の 30 コンデンサC。を充電するための手段(抵抗R., とスイ ッチング素子Q:の直列回路)がダイオードD。に並列 接続されている。また、直流成分カット用のコンデンサ C。並びにダイオードD。には各々並列に抵抗R」。、R 13が接続されている。なお、インバータ回路 I N V: の 基本的な動作は実施形態6~8と同様であるので詳しい 説明は省略する。

【0099】一方、インバータ回路INV、の発振開始 前においては、実施形態8と同様に起動回路2によって スイッチング素子Q: がオンされて電源回路5のコンデ ンサC、が充電される。ここで、負荷回路3の構成は実 施形態6~8と共通であるから、負荷回路3には直流イ ンピーダンス成分はない。よって、2つの抵抗Rig,R 13の直列回路に対してコンデンサ C。が並列に接続され ることになる。また、コンデンサC』は抵抗Ricに並列 接続されているので、コンデンサC。の両端電圧Vc。 は、最も高くなるときであっても、コンデンサC。の両 端電圧Vc、を抵抗R..,R.,で分圧したレベルとな る。

始前において、コンデンサC。の両端電圧Vc。に対し てコンデンサC、の両端電圧Vc、が低く、且つ実施形 態8と同様に交流電源電圧VxcよりもコンデンサC。の 両端電圧Vc。が高いときにインバータ回路INV。の 発振を開始すれば、例えコンデンサC。がインバータ回 路JNV。の発振開始前に充電されていても、インバー タ回路 INV。の発振開始時に主スイッチング素子 Q₁ , Q₂ へ加わるストレスを低減することが可能であ る。なお、実施形態6~8と同様に交流電源電圧V_{ac}の ゼロクロス付近で起動回路2から起動信号を出力してイ ンバータ回路INV。の発振を開始させるようにしても

よいことはいうまでもない。

【0101】 (実施形態10) 図29は本発明の第10 の実施形態を示す概略回路図である。図29に示すよう に本実施形態の基本構成は実施形態6とほぼ共通してい るので、共通する部分については同一の符号を付して説 明は省略する。本実施形態は電源回路6の構成において 実施形態6と異なっている。すなわち、本実施形態の電 源回路6は、ダイオードD。を介して整流器DBの脈流 出力端間に接続されるコンデンサC14、ダイオード D₁₃, コンデンサC₁₅の直列回路と、コンデンサC₁₄及 びダイオードDiaに逆並列に接続されるダイオードDia と、コンデンサCis及びダイオードDisに逆並列に接続 されるダイオードDisとで構成される。そして、交流電 源電圧V.、のピーク付近でコンデンサC.、, C.sがダイ オードDiaを介して充電され、各コンデンサCia, Cia の両端電圧 V c,,, V c,, はコンデンサ C,,, C,,の容 量値がほぼ等しい場合には交流電源電圧 V., のピーク値 の略半分となる。交流電源電圧Vxcが各コンデンサ Cii, Cii,の両端電圧Vcii, Vcii,よりも低いときに は、コンデンサC...の充電電荷がダイオードD...を介し て、コンデンサC15の充電電荷がダイオードD11を介し てそれぞれ放電されるので、この電源回路6は整流器D Bの脈流出力電圧を部分平滑(谷埋め)してインバータ 回路INV。に供給する部分平滑電源となる。

【0102】一方、本実施形態のインバータ回路INV ,においては、ツェナーダイオード2D。、抵抗R₁₁及 びスイッチング素子Q;の直列回路が低電位側の主スイ ッチング素子Q. と並列に接続されている。実施形態8 40 及び9と同様に、スイッチング素子Q: は起動回路2に よってインバータ回路INV、の発振開始前にオンされ ている。負荷回路3には直流インビーダンス成分がない ことから、スイッチング素子Q: がオンすることでコン デンサC。がツェナーダイオードZD:,抵抗R.,を介 して充電される。また、上述のように電源回路6のコン デンサC,,, C,,の両端電圧Vc,,, Vc,,は交流電源 電圧V、のピーク値の略半分でほぼ等しくなる。

【0103】そこで、本実施形態では、コンデンサC。 の両端電圧Vc、が交流電源電圧V、のピーク値の略半 【0100】そこで、インバータ回路INV。の発振開 50 分よりも低くなるようにツェナーダイオード 2D: のツ ェナー電圧を設定するとともに、交流電源電圧VAcがコ ンデンサCii, Cisの両端電圧Vcii, Vciiよりも低 いときにインバータ回路INV。の発振を開始させるよ うにすることで、インバータ回路INV。の共振電流を コンデンサC」を介して流すことができ、その結果、イ ンバータ回路INV。の発振開始時に主スイッチング素 子Q₁ , Q₂ に加えられるストレスを低減することがで きる。

【0104】(実施形態11)図30は本発明の第11 に本実施形態の基本構成は図45に示した従来例5と共 通するので、共通する部分については同一の符号を付し て説明は省略し、本実施形態の特徴となる部分について のみ説明する。

【0105】本実施形態は、従来例5の構成に対して、 高電位側の主スイッチング素子Q_iに並列接続されてい るインダクタンスL。とコンデンサC。の接続位置を入 れ換えるとともに、抵抗R...とスイッチング素子Q。の 直列回路から成る充電回路 9 をダイオードD。のアノー ドとインダクタンス L. 及びコンデンサ C。の接続点と 20 の間に設けてある点が異なっている。

【0106】次に、図31を参照して本実施形態の回路 動作を説明する。まず、電源投入時から一定の期間が経 過するまで起動回路8を動作させてスイッチング素子Q をオンするとともに、発振回路7を制御して主スイッ チング案子Q,,Q。をオフとしてインバータ回路IN V₁。の動作を停止させる。このようなインバータ回路 I NV」。の停止期間中には、整流器DB→コンデンサC。 →抵抗R、→スイッチング素子Q。→整流器DBの経路 で電流が流れてコンデンサC、が充電される。そして、 上記一定期間が経過したら、起動回路 2 がスイッチング 紫子Q, をオフするとともに発振回路7を制御して主ス イッチング素子Qi,Qeを高周波で交互にオン・オフ させる。以降、発振回路7によって主スイッチング素子 Q₁ , Q₂ のオン・オフを繰り返すことにより、インダ クタンス L₃, コンデンサC,,並びに負荷 Z のインピー ダンス及び主スイッチング素子Q.,Q.の駆動周波数 (発振回路7の発振周波数)によって決まる高周波電力 が負荷2に供給される。

、, ダイオードD。, D: で構成される谷埋電源回路 は、主スイッチング素子Q: のオン時に交流電源AC→ 整流器 DB \rightarrow コンデンサ C_s \rightarrow インダクタンス L_s \rightarrow ダ イオードD: →主スイッチング素子Q: →整流器DB→ 交流電源ACの経路で流れる電流によってコンデンサC 。 が充電される。 ここで、上記谷埋電源回路に印加され る電圧は、図31 (a) に示すように整流器DBからの 入力電圧ViをコンデンサC。の両端電圧Vc。で谷埋 め(部分平滑)した電圧波形に等しくなる。さらに、コ

とから、インダクタンスL。とコンデンサC。との接続 点の電圧(Vi-Vc,)は、図31(b)に示すよう な波形となり、その最大値はVi...、-Vc。 (Vi ・・・、は入力電圧Viの最大値)となる。

【0108】一方、電源投入時からインバータ回路1N V.a を停止している一定期間においては、従来例5と同 様に起動回路2によりスイッチング素子Q〟をオンとし て整流器DB→コンデンサC。→抵抗Rハ→スイッチン グ素子Q_{*} →整流器DBの経路で電流を流してコンデン の実施形態を示す概略回路図である。図30に示すよう 10 サC, が所定の両端電圧となるまで充電される。従来例 5の回路構成では、充電回路 9 が主スイッチング素子Q 。に並列接続されていたためにインバータ回路 INV.。 の動作中にはスイッチング素子Q。に上記入力電圧Vi の最大値Vi...が印加されていた。

> 【0109】しかしながら、本実施形態においては充電 回路9をコンデンサC。とインダクタンスL。の接続点 とダイオードD。のアノードの間に接続したため、主ス イッチング素子Q2 への印加電圧はダイオードD, に負 担されることとなって充電回路9には印加されなくな り、充電回路9のスイッチング素子Q。に耐圧の低い素 子を用いることが可能となる。しかも、コンデンサ C_s , インダクタンス L_s , ダイオード D_o , D_s 及び 主スイッチング素子Q、から成る回路が降圧チョッパ動 作を行っている際に充電回路9に印加される電圧も、図 31 (b) に示すようにVi., -Vc, に低減される ので(従来例5においては、入力電流の最大値Vian が印加されていた。)、より耐圧の低い素子を使用で き、部品の小型化やコストの低減が図れるという利点が ある。なお、他の構成及び回路動作は従来例5と同様で あって、インバータ回路 I N V₁,の発振開始直後におけ る主スイッチング素子Qi,Qeへのストレスの印加の 防止も可能であり、さらにインバータ回路INV.。の動 作中は充電回路9のスイッチング素子Q。がオフである から充電電流が流れず、抵抗RLIによる不要な電力消費 もないものである。

【0110】(実施形態12)図32は本発明の第12 の実施形態を示す概略回路図である。図32に示すよう に本実施形態の基本構成は実施形態11と共通するの で、共通する部分については同一の符号を付して説明は 【0107】また、インダクタンス L:, コンデンサC 40 省略し、本実施形態の特徴となる部分についてのみ説明 する。

【0111】本実施形態は、スイッチング素子Q。の代 わりにツェナーダイオード2D』を抵抗R」と直列接続 して成る充電回路10を備えた点に特徴を有している。 ここで、ツェナーダイオード2D。のツェナー電圧は、 インバータ回路INV」。の動作時にインダクタンスし、 とコンデンサC。との接続点に印加される電圧の最大値 Vi.s. - Vcs (Vi.s. は入力電圧Viの最大値) よりも高い値に設定してある。よって、インバータ回路 ンデンサC、の両端電圧V c 。は所定の一定値となるこ 50 INV.。の動作中はツェナーダイオード2D。が導通せ

ず、実施形態11と同様に充電回路10には電流が流れない。

【0112】一方、電源投入時からインバータ回路IN Vinを停止している一定期間においては、コンデンサC。が充電されていないためにインダクタンスL。とコンデンサC。との接続点の電圧は整流器DBからの入力電圧Viにほぼ等しい。したがって、入力電圧Viがツェナーダイオード2D。のツェナー電圧よりも高い場合にツェナーダイオード2D。が導通してコンデンサC。の充電が行われ、実施形態11と同様の効果を奏すること 10ができる。しかも、本実施形態では起動回路8によって充電回路10を制御する必要がないので、起動回路8の構成を簡略化できるという利点もある。

【0113】(実施形態13)図33は本発明の第13の実施形態を示す概略回路図である。図33に示すように本実施形態の基本構成は実施形態12と共通するので、共通する部分については同一の符号を付して説明は省略し、本実施形態の特徴となる部分についてのみ説明する。

【0114】本実施形態は、インダクタンス L。とコン 20 デンサ C。の直列回路を低電位側の主スイッチング素子 Q。と並列に接続するとともにダイオード D。を高電位側の主スイッチング素子 Q。と並列に接続し、さらにダイオード D。のカソード(整流器 D B の脈流出力端高電位側)とインダクタンス L。及びコンデンサ C。の接続点との間に充電回路 1 0 を設けた点が実施形態 1 2 と異なる。

【0115】また回路動作については、インバータ回路 1NV」の動作時、主スイッチング素子Q」がオンのと きに整流器DB→主スイッチング素子Q」→ダイオード 30 D」→インダククンスし。→コンデンサC。→整流器D Bの経路でコンデンサC。の充電電流が流れ、またコンデンサC。の放電がダイオードD。を介して行われる点が異なるものの、他の動作については実施形態12と共通である。したがって、本実施形態においてもインバータ回路1NV」の発振開始前に整流器DBからの入力電圧Viがツェナーダイオード2D。のツェナー電圧よりも高い場合にツェナーダイオード2D。が導通するように上記ツェナー電圧を設定しておけば、実施形態12と同様の効果を奏することができる。 40

【0116】(実施形態14)図34は本発明の第14の実施形態を示す概略回路図である。図34に示すように本実施形態の基本構成は実施形態13と共通するので、共通する部分については同一の符号を付して説明は省略する。本実施形態におけるインバータ回路 INV...は、ダイオードDa, Dbが逆並列に接続されたバイポーラトランジスクから成る主スイッチング素子Q.,, の直列回路を有しており、実施形態11~13のインバータ回路1NV...における主スイッチング素子Q.,, Q. がFETから成る電圧駆動型であるのに対し、

電流駆動型となっている。主スイッチング素子 Q_i ', Q_i ' のベースには、それぞれ抵抗 $R_{i,i}$, $R_{i,i}$ を介して電流トランス CT_i の2次巻線 n_i 及び3次巻線 n_i が接続されている。また、電流トランス CT_i の1次巻線 n_i は、コンデンサ $C_{i,i}$ と主スイッチング素子 Q_i ', Q_i ' の接続点の間に挿入されている。

【0117】また起動回路12は、コンデンサ C_s と並列に接続された抵抗 R_{1s} とコンデンサ C_{1s} の直列回路と、抵抗 R_{1s} とコンデンサ C_{1s} の接続点と主スイッチング素子 Q_s 'のベースとの間に挿入されたダイアック Q_{1s} と、抵抗 R_{1s} とコンデンサ C_{1s} の接続点と主スイッチング素子 Q_s 'のコレクタとの間に挿入されたダイオード D_s とで構成されている。

【0118】一方充電回路11は、抵抗R1、とツェナーダイオード2D、の直列回路を有する点は実施形態13の構成と共通しており、さらにツェナーダイオード2D、のアノードがバイポーラトランジスタから成るスイッチング素子Q。のベースに接続されるとともに、スイッチング素子Q。のコレクタが抵抗R1、を介して整流器DBの脈流出力端高電位側に接続され、且つスイッチング素子Q。のエミッタがコンデンサC。と起動回路12との接続点に接続されて構成されている。

【0119】次に、本実施形態の回路動作を説明する。 まず、インバータ回路INV」の動作について説明す る。コンデンサC。が充電されると起動回路12のコン デンサC1xも抵抗R1gを介して充電され、コンデンサC 1xの両端電圧が所定値を越えるとダイアック QLa がトリ ガされてターンオンする。これによりインバータ回路」 NV.,の主スイッチング素子Q。'のベースにトリガ信 号が入力されるので、主スイッチング素子Q。'がオン してインバータ回路INV..が起動(発振が開始)され る。インバータ回路INV.,が起動されると電流トラン スCT, の1次巻線n, にも高周波電流 (共振電流) が 流れ、2次巻線n〟及び3次巻線n〟にはそれぞれ逆極 性の起電力が誘起される。これにより、一対の主スイッ チング素子Q, ', Q, 'が高周波で交互にオン・オフ され、所謂自励動作によって発振が継続する。なお、イ ンバータ回路 1 N V ... が起動することで起動回路 1 2 の コンデンサC」、の充電電流はダイオードD、→主スイッ 40 チング素子Q。'に流れるためコンデンサC。が充電さ れず、ダイアックQ」が再度トリガされることはない。 【0120】さて次に、充電回路11の動作について説

【0120】さて次に、充電回路11の動作について説明する。本実施形態においても実施形態12又は13と同様に、インバータ回路1NV」の発振開始前に整流器 DBからの入力電圧Viがツェナーダイオード2D。のツェナー電圧よりも高い場合にツェナーダイオード2D。が導通するようにツェナー電圧を設定している。このため、交流電源ACの電源投入直後においてはツェナーダイオード2D。が導通してスイッチング素子Q。がオンとなり、整流器DB→抵抗R」。→スイッチング素子Q

, →コンデンサC。の経路で電流が流れてコンデンサC , が充電される。なお、インバータ回路 INV., の動作 中にはツェナーダイオード2D。が導通しないためにス イッチング素子Q。もオフとなり、抵抗R」。における不 要な電力消費を避けることができる。さらに、コンデン サC。が充電されていない場合には、起動回路12のコ ンデンサC」も充電されないため、電源投入直後に交流 電源ACが瞬時に低電圧(あるいは停電)となったとき にコンデンサC。の両端電圧Vc。が所定のレベルにま で充電されなくても、このときにはインバータ回路 IN 10 V.,は動作しないことになり、交流電源ACの電源電圧 V_{AC}変動に因る主スイッチング素子Q₁ ', Q₂ 'への ストレスの印加を抑えることができる。

【0121】上述の実施形態11~14においては、イ ンパータ回路として2つの主スイッチング素子を用いた 所謂2石式のものについて説明したが、主スイッチング 案子のオン・オフ動作によって電源回路のコンデンサC 。が充電されるとともに、このコンデンサC。が部分平 滑(谷埋)電源として動作するような回路構成であれば インバータ回路の形式は特に限定されず、例えば1石式 20 や4石式のものであってもよい。

[0122]

【発明の効果】請求項1の発明は、交流電源を整流する 整流器と、整流器の出力端間に接続される第1のコンデ ンサと、第1のコンデンサの両端に直列接続される第1 及び第2の主スイッチング素子並びに何れか一方の主ス イッチング素子と並列接続される共振回路を具備するイ ンバータ回路と、第1及び第2の主スイッチング素子を 髙周波で交互にオン・オフする制御回路とを備え、上記 共振回路は、共振用の第1のインダクタンスと、負荷に 30 することができるという効果がある。 並列接続される共振用の第2のコンデンサと、直流カッ ブリング用の第3のコンデンサと、第1のダイオードが 並列接続された第4のコンデンサとを有するとともに第 1のコンデンサと第1及び第2の主スイッチング素子の 直列回路との間に第4のコンデンサと第1のダイオード の上記並列回路が接続されて成り、第1及び第2の主ス イッチング素子の直列回路に第5のコンデンサ、第2の インダクタンス並びに第2のダイオードの直列回路と、 第6のコンデンサとが並列接続され且つ第1及び第2の 主スイッチング素子の接続点と第2のインダクタンス及 40 び第2のダイオードの接続点を第3のダイオードにより 接続して成る電源装置において、第2のダイオードと並 列にスイッチング素子を設けるとともに、上記制御回路 により負荷の状態に応じて上記スイッチング素子をオン ・オフするので、通常時には上記スイッチング素子をオ フすることでインバータ回路の電源電圧がいわゆる谷埋 め(部分平滑)されて負荷電流波形の改善が図れるとと もに、軽負荷時には上記スイッチング素子をオンするこ とでインバータ回路の電源電圧の上昇を防止することが できるという効果がある。

【0123】請求項2の発明は、交流電源を整流する整 流器と、整流器に接続される第1のコンデンサと、第1 のコンデンサと並列に直列接続される第1及び第2の主 スイッチング素子並びに何れか一方の主スイッチング素 子と並列接続される共振回路を具備するインバータ回路 と、第1及び第2の主スイッチング素子を高周波で交互 にオン・オフする制御回路とを備え、上記共振回路は、 共振用の第1のインダクタンスと、負荷に並列接続され る共振用の第2のコンデンサと、直流カップリング用の 第3のコンデンサと、第1のダイオードが並列接続され た第4のコンデンサとを有するとともに第1のコンデン サと第1及び第2の主スイッチング素子の直列回路との 間に第4のコンデンサと第1のダイオードの上記並列回 路が接続されて成り、第1及び第2の主スイッチング素 子の直列回路に第5のコンデンサ、第2のインダクタン ス並びに第2のダイオードの直列回路と、第6のコンデ ンサとが並列接続され且つ第1及び第2の主スイッチン グ素子の接続点と第2のインダクタンス及び第2のダイ オードの接続点を第3のダイオードにより接続して成る 電源装置において、第2のインダクタンスの両端に設け られる一対の切換端子と、第1の主スイッチング素子の 高電位側に設けられる共通端子と、上記制御回路により 制御されて上記共通端子を上記一対の切換端子に択一に 切換接続する切換回路を備えたので、通常時には上記切 換回路の共通端子を一方の切換端子に切り換えることで インバータ回路の電源電圧がいわゆる谷埋め (部分平 滑) されて負荷電流波形の改善が図れるとともに、軽負 荷時には上記切換回路の共通端子を他方の切換端子に切 り換えることでインバータ回路の電源電圧の上昇を防止

【0124】請求項3の発明は、上記制御回路によりオ ン・オフされて上記第4のコンデンサの両端間を短絡す るスイッチング素子を備えたので、上記スイッチング素 子をオンとして第4のコンデンサを短絡することによ り、無負荷時のように最も負荷が軽くなる場合やその他 の異常の場合などにもインバータ回路の電源電圧の上昇 防止が図れるという効果がある。

【0125】請求項4の発明は、上記制御回路によりオ ン・オフされるスイッチング素子と第7のコンデンサの 直列回路が第4のコンデンサに並列接続されて成るの で、上記スイッチング素子のオン・オフによって第4の コンデンサに第7のコンデンサが選択的に接続されて第 4のコンデンサの見かけ上の容量が可変され、それによ り負荷への電力供給量を絞る場合にもインバータ回路の 電源電圧の上昇防止及び主スイッチング素子に対するス トレス低減を図ることができるという効果がある。

【0126】請求項5の発明は、上記制御回路によりオ ン・オフされて上記第4のコンデンサの両端間を短絡す る短絡用のスイッチング素子を備え、上記制御回路によ 50 りオン・オフされる切換用のスイッチング素子と第7の コンデンサの直列回路が第4のコンデンサに並列接続されて成るので、上記短絡用のスイッチング素子をオンとして第4のコンデンサを短絡することにより、無負荷時のように最も負荷が軽くなる場合やその他の異常の場合などにもインバータ回路の電源電圧の上昇防止が図れるとともに、上記切換用のスイッチング素子のオン・オフによって第4のコンデンサに第7のコンデンサが選択的に接続されて第4のコンデンサの見かけ上の容量が可変され、そのために負荷への電力供給量を絞る場合にもインバータ回路の電源電圧の上昇防止及び主スイッチング 10 素子に対するストレス低減を図ることができるという効果がある。

【0127】請求項6の発明は、交流電源を整流する整 流器と、髙周波でスイッチングされる1乃至複数の主ス イッチング素子を具備するとともに1乃至複数の共振用 のインダクタンス、共振用のコンデンサ、直流成分カッ ト用のコンデンサ並びに負荷から構成される共振回路を 有して上記整流器の出力を髙周波出力に変換して負荷に 供給するインバータ回路と、1 乃至複数の部分平滑用の コンデンサを具備して上記整流器の出力を部分平滑する 20 電源回路とを備えた電源装置において、上記共振回路を 介して整流器の出力側に上記インバータ回路の高周波出 力の一部を帰還する帰還手段と、交流電源電圧の絶対値 が部分平滑用のコンデンサの両端電圧よりも低いときに 上記インバータ回路の発振を開始させる制御手段とを備 えたので、交流電源の電源投入時には制御手段によって 交流電源電圧の絶対値が部分平滑用のコンデンサの両端 電圧よりも低いときにインバータ回路の発振が開始さ れ、そのため、直流成分カット用のコンデンサを定常状 態に充電する過程においてインバータ回路の主スイッチ 30 ング素子へ加わるストレスを低減することができるとい う効果がある。

【0128】請求項7の発明は、上記インバータ回路の発振開始前に、部分平滑用のコンデンサを充電する手段を備えたので、インバータ回路の発振開始前に予め部分平滑用のコンデンサを充電しておくことにより、インバータ回路の発振開始時に部分平滑用のコンデンサに流れる電流を減らすことができ、その結果、インバータ回路の主スイッチング案子に印加されるストレスを低減することができるという効果がある。

【0129】請求項8の発明は、上記インバータ回路の発振開始前に、上記共振回路を構成する直流成分カット用のコンデンサの両端電圧が部分平滑用のコンデンサの両端電圧よりも低い状態まで直流成分カット用のコンデンサを充電する手段を備えたので、インバータ回路の主スイッチング素子に印加されるストレスを低減することができるという効果がある。

【0130】請求項9の発明は、交流電源電圧のゼロクロスを検出する検出手段を備え、上記制御手段が、検出手段がゼロクロスを検出したときに上記インバータ回路 50

の発振を開始させて成るので、交流電源電圧のゼロクロス点に近いところでは直流成分カット用のコンデンサの 両端電圧が殆どゼロに近いため、インバータ回路の主スイッチング素子に印加されるストレスを低減することが できるという効果がある。

【0131】請求項10の発明は、交流電源を整流する 整流器と、高周波でオン・オフされる1乃至複数の主ス イッチング素子を具備し直流出力を高周波交流出力に変 換して負荷へ供給するインバータ回路と、1乃至複数の コンデンサ並びにインダクタンスを有するとともに上記 主スイッチング素子のオン・オフ動作によって上記コン デンサを充電し整流器の脈流出力を部分平滑した上記直 流出力を上記インバータ回路に供給する部分平滑回路と を備えた電源装置において、上記部分平滑回路のコンデ ンサをインダクタンスを介して上記主スイッチング素子 に直列接続するとともに、上記インバータ回路の動作開 始前に上記コンデンサを充電する充電回路を上記インダ クタンスと主スイッチング素子の直列回路に並列接続し て成るので、充電回路によってインバータ回路の動作開 始時に主スイッチング素子へ加わるストレスを低減でき るとともに、インバータ回路の動作中に充電回路へ印加 される電圧を低減させることができ、且つ充電回路に用 いられる回路部品の耐圧を下げることができて充電回路 の小型化や簡略化が可能となるという効果がある。

【0132】請求項11の発明は、上記コンデンサを所定のレベル以上に充電した後は上記充電回路による充電を停止して成るので、充電回路における不要な電力消費をなくすことができるという効果がある。請求項12の発明は、上記充電回路が、上記コンデンサの充電経路を開閉する開閉手段を具備するので、インバータ回路の動作中は開閉手段を開成することで充電回路による上記コンデンサの充電が行われず、充電電流による不要な電力消費をなくすことができるという効果がある。

【0133】請求項13の発明は、上記開閉手段が、インバータ回路の主スイッチング素子よりも先に動作を開始するとともに、上記主スイッチング素子のオン・オフ動作に同期してオン・オフ動作が繰り返されるので、開閉手段の制御が容易になって回路の簡略化が図れるという効果がある。請求項14の発明は、上記開閉手段が、上記コンデンサの充電電圧レベルに応じてオン・オフ動作が繰り返されるので、開閉手段の制御が容息になって

40 上記コンデンサの充電電圧レベルに応じてオン・オフ動作が繰り返されるので、開閉手段の制御が容易になって回路の簡略化が図れるという効果がある。

【図面の簡単な説明】

【図1】実施形態1を示す概略回路図である。

【図2】同上の動作を説明するための説明図である。

【図3】同上の動作を説明するための説明図である。

【図4】同上の動作を説明するための波形図である。


【図5】同上の動作を説明するための信号波形図である。


【図6】同上の動作を説明するための説明図である。


- 【図7】実施形態2を示す概略回路図である。
- 【図8】同上の動作を説明するための説明図である。
- 【図9】同上の動作を説明するための説明図である。
- 【図10】同上の動作を説明するための説明図である。
- 【図11】同上の動作を説明するための波形図である。
- 【図12】同上の動作を説明するための波形図である。
- 【図13】同上の動作を説明するための波形図である。
- 【図14】実施形態3を示す概略回路図である。
- 【図15】同上の動作を説明するための説明図である。
- 【図16】同上の動作を説明するための波形図である。
- 【図17】同上の動作を説明するための説明図である。
- 【図18】同上の動作を説明するための波形図である。
- 【図19】実施形態4を示す概略回路図である。
- 【図20】同上の動作を説明するための波形図である。
- 【図21】実施形態5を示す概略回路図である。
- 【図22】実施形態6を示す概略回路図である。
- 【図23】同上の動作を説明するための波形図である。
- 【図24】要部の具体回路図を含む同上の回路構成図で ある。
- 【図25】実施形態7を示す概略回路図である。
- 【図26】実施形態8を示す概略回路図である。
- 【図27】同上の動作を説明するための波形図である。
- 【図28】実施形態9を示す概略回路図である。
- 【図29】実施形態10を示す概略回路図である。
- 【図30】実施形態11を示す概略回路図である。
- 【図31】同上の動作を説明するための波形図である。
- 【図32】実施形態12を示す概略回路図である。
- 【図33】実施形態13を示す概略回路図である。
- 【図34】実施形態14を示す概略回路図である。


- 【図35】従来例1を示す概略回路図である。
- 【図36】同上の動作を説明するための波形図である。
- 【図37】従来例2を示す概略回路図である。
- 【図38】同上の動作を説明するための波形図である。
- 【図39】従来例3を示す概略回路図である。
- 【図40】同上の動作を説明するための波形図である。
- 【図41】同上の動作を説明するための説明図である。
- 【図42】同上の動作を説明するための説明図である。
- 【図43】同上の動作を説明するための波形図である。
- 【図44】従来例4を示す概略回路図である。 10
 - 【図45】従来例5を示す概略回路図である。
 - 【図46】同上の動作を説明するための波形図である。
 - 【図47】同上の動作を説明するための波形図である。
 - 【図48】同上の動作を説明するための波形図である。
 - 【図49】同上の動作を説明するための波形図であり、
 - (b) (c) はそれぞれ同図 (a) のイ及びロ部分を拡 大した図である。
 - 【図50】同上の動作を説明するための波形図である。 【符号の説明】
- 20 DB 整流器
 - インバータ回路 INV_1
 - CH, チョッパ回路
 - CNT 制御回路
 - RE, 共振回路
 - Q1 , Q2 主スイッチング素子
 - La 放電灯
 - Q_3 スイッチング素子
 - D a 寄生ダイオード


【図1】 【図2】













(a) Vimax
(b) Vimax-Vc5


[図31]




[図26]




【図28】




【図29】




【図35】





【図47】




[図49]










【図37】









[図39]




【図41】




【図42】







[図44]




【図45】



[図46]



【図50】



PATENT ABSTRACTS OF JAPAN

(11) Publication number: 10164853 A

(43) Date of publication of application: 19.06.98

(51) Int. CI

H02M 7/48 H02M 7/538 H05B 41/24 H05B 41/29

(21) Application number: 08314352

(22) Date of filing: 26.11.96

(71) Applicant:

MATSUSHITA ELECTRIC WORKS

LTD

(72) Inventor:

SAKO HIROYUKI NISHIMOTO KAZUHIRO HAMAMOTO KATSUNOBU

COPYRIGHT: (C)1998,JPO

(54) POWER SUPPLY

(57) Abstract:

PROBLEM TO BE SOLVED: To suppress power supply voltage rise under a light load.

SOLUTION: A chopper circuit CH₁, comprising a capacitor C₅, an inductance L₂ and a switching element Q₃ is connected in parallel with a pseudo-power supply, i.e., a capacitor C1, between the pulsating output terminals of a rectifier DB. The switching element Q3 comprises an FET including a parasitic diode Da and it is turned on/off by a control circuit CNT, for driving the main switching elements Q₁, Q₂ in an inverter circuit INV₁. A circuit can be selected depending on the operation mode of the inverter circuit INV₁ (preheating mode and lighting mode for a discharge lamp La) by turning the switching element Q₃ on/off through the control circuit CNT₁. According to the arrangement, supply voltage to the inverter circuit INV₁ can be prevented from increasing under a light load while suppressing stress on the main switching elements Q₁, Q₂.

